題:
為什麼將電阻器與信號線串聯？
PICyourBrain
2010-12-10 22:42:35 UTC
view on stackexchange narkive permalink

在電路中很多次，我看到一個電阻器串聯在信號線中，有時甚至與MCU的VDD線串聯。目的是消除線路中的噪聲嗎？這與使用.1µF這樣的小電容做相同的事情有何不同？

什麼值電阻？在哪種信號電路中？
下次搜索重複的Q＆A [數字信號線上的串聯電阻]（https://electronics.stackexchange.com/questions/431884/series-resistor-on-digital-signal-lines）這與上升時間= 0.35 /BW和帶狀線阻抗可減少高速時鐘上來自R系列不匹配的振鈴反射。對於DC，請使用ESR低的並聯電容。OMG 2010年12月10日
@SunnyskyguyEE75我正在從事SI研究並編輯了這個問題。活動中！=新。:)
WTG Yelton不要忘記添加前導零0.1
八 答案:
Chris Stratton
2010-12-11 05:37:25 UTC
view on stackexchange narkive permalink

兩個常見的原因是惰性電平轉換中的信號完整性和電流限制。

對於信號完整性，由pcb跡線和連接的組件形成的傳輸線阻抗中的任何不匹配都會引起信號躍遷的反射。如果允許這些信號沿著軌跡來回跳動，並在許多周期結束時消除不匹配，直到它們消失，則信號“響”，並且可能會被電平或其他邊沿轉換誤解。通常，輸出引腳的阻抗低於走線，而輸入引腳的阻抗則更高。如果在輸出引腳上放置一個與傳輸線阻抗相匹配的串聯電阻，則它會立即形成一個分壓器，並且沿該線傳播的波前電壓將是輸出電壓的一半。在接收端，輸入的較高阻抗基本上看起來像是開路，它將產生同相反射，使瞬時電壓加倍，回到原始電壓。但是，如果允許該反射返回到驅動器的低阻抗輸出，則它將反射異相並產生相長干涉，再次相減並產生振鈴。而是由驅動器上的串聯電阻吸收，該電阻經選擇以匹配線路阻抗。這種源端接在點對點連接中效果很好，但在多點連接中效果不佳。

惰性級別轉換中的電流限制是另一個常見原因。不同世代的CMOS IC技術具有不同的最佳工作電壓，並且可能具有由晶體管的微小物理尺寸確定的損壞極限。此外，它們本身無法承受輸入電壓高於其電源的電壓。因此，大多數芯片從輸入到電源都裝有微型二極管，以防止過壓。如果以5v的電壓驅動3.3v的器件（或者更可能是今天以3.3v的電源驅動1.2v或1.8v的器件），則很容易依靠那些二極管將信號電壓箝位在安全範圍內。但是，它們通常無法處理所有可能由較高電壓輸出提供的電流，因此使用串聯電阻來限制流過二極管的電流。

感謝您提供所有詳細信息。那很有幫助。那麼在2.5V PIC的IO引腳可以承受5V電壓的情況下，這是怎麼做的呢？只是使用齊納管或其他？
_沒有ZERNER_普通二極管。是否需要串聯電阻取決於與電壓降和現有阻抗有關的二極管可以承受的電流量。
@PICyourBrain,他們只使用普通二極管，而不使用齊納二極管，因為它們沒有將電壓通過反向偏置的齊納二極管箝位到GND，而是將電壓通過正向偏置的普通二極管箝位到了Vcc。流向Vcc的微小電流僅有助於為整個電路供電（從Vcc汲取的任何能量），因此，生成Vcc的電壓調節器會在那一瞬間退縮輸出。這就是箝位的原理：它允許電壓通過二極管溢流到*高*電壓軌（Vcc），但是該軌不會因為從中抽出而上升。
@PICyourBrain，繼續Gabriel的評論。內部二極管的目的是防止任何引腳的電壓都高於Vcc。在CMOS時代，過度驅動的引腳會在矽晶片內引起奇怪的寄生效應，特別是您可能會在基本上是晶閘管（SCR）將Vdd短路到地，導致芯片自毀。這種情況不再發生了，但是如果過度驅動，芯片仍然會表現得很奇怪。
如果您將IC的那個引腳暴露在外界，那麼您通常會在該線上使用其他箝位設備，但是您不會在快速信號線上使用齊納二極管，因為它們的電容肖特基二極管箝位過多，最適合快速信號。
Brian Carlton
2010-12-10 22:46:47 UTC
view on stackexchange narkive permalink

是的，信號完整性是原因。使用帽子會大大減慢邊緣的邊緣，並且不干淨。關於該主題的標準書籍是高速數字設計：黑魔法手冊。根據經驗，通常將22.1歐姆用作起點。您可以使用Mentor Graphics的HyperLynx等信號完整性仿真工具在電路板構建之前獲得更好的分析。

這並不是在VDD線上造成的。有人可能會在其中放置一個毫歐電阻器以測量功率，然後將其替換為0歐姆以進行生產。其他人，尤其是模擬人可能會在上面放一個RC濾波器以消除噪音。

布萊恩，謝謝您的回答！還有一件事。電阻的大小有一個經驗法則嗎？
@Jordan S，您希望其兩端的壓降V = IR低於最大允許壓降。您還需要考慮濾波器的特性，例如中斷頻率。如果IC製造商建議，它們將在數據表中包括可能的值。
對於低功率芯片上的Vcc電阻，10歐姆是一個很好的起點。這在降低數字芯片到模擬芯片電源的噪聲方面非常有效（按成本計算）。在諸如數字無線電之類的產品中，這很重要，在這種情況下，它可能由具有自身10歐姆電阻的電池供電，電源中的任何噪聲都會對RF信號進行AM調製。
我想要的所有EE書籍為什麼要花100美元？！？
其他[討論使用串聯電阻器降低噪聲的方法]（http://techref.massmind.org/techref/electips.htm#series_resistor）。
VDD線路中的串聯電阻對於走線電感和旁路電容器的DAMPEN振鈴很有用。對於Q為2或Zeta為1的情況，請使用以下命令：Rdampen = sqrt（L / C）。因此，長100毫米的4英寸導線或4英寸空中導線（下方無平面）的線跡約為100納亨。如果旁路電容器為0.1uF，則使用sqrt（0.1uH / uF）或sqrt（1）=> Rdampen = 1 ohm。對於平面上的4“跡線，將假定的電感減小10：1至10 nanoHenries；如果電容仍然為0.1uF，則Rdampen = sqrt（0.01uF / 0.1uF）= 0.31歐姆。很難獲得。ESR足夠。ESR隱藏了許多罪行。
Kevin Vermeer
2010-12-11 01:15:02 UTC
view on stackexchange narkive permalink

在哪種產品上？在消費者方面，這可能是為了確保信號完整性（請參見Brian的回答）。

在開發工具上，可能是為了限制電流。在我的項目中，我經常在信號線上掉一些470歐姆的電阻，以連接到外部模塊。數字輸入所吸收的電流不足以導致該電阻兩端的壓降很大。電流限制意味著，如果我錯誤地連接東西或如果某東西使裸露的電路板上的連接短路，則通常不會冒煙。它與上限不同，因為上限會在數字邊緣上吸收大量電流（持續時間很短，但有時不可忽略），而電阻的作用卻相反。

這對於連接雙向端口也很有意義，因為雙向端口可能由於編程錯誤或怪異狀態而相互驅動（例如，一個控制器由於掉電檢測而重置，另一個繼續運行）。
有時，在開發工作期間，當您不小心在某處刷了一條電線時，會冒出一點煙霧，讓您知道該更換470R電阻器了。奇怪的是，這與我使用的值相同，1k太糊狀了。 我在功率MOSFET柵極驅動器上使用22R系列，使它們停止振盪。我有點像做飯，只是在電路上撒些調味料。
endolith
2010-12-10 23:42:55 UTC
view on stackexchange narkive permalink

我不確定這是否是您在說的，但是可以在驅動長線的運算放大器的輸出端放置一個較小的電阻（<100 ohm），以使電容性負載不會

它還可以用於確保兩個放大器具有完全相同的輸出阻抗，以創建一條平衡線路，以消除乾擾。

>
supercat
2011-02-25 00:03:12 UTC
view on stackexchange narkive permalink

另外兩個答案：

  1. 在線路上添加電阻器可能會限制破壞性的電流，否則這種破壞性的電流會因短時的高壓瞬變（例如由靜電放電（ESD）引起的瞬變）而導致。
  2. 與芯片電源輸入一致的低阻值電阻將降低與芯片電源電流成比例的電壓。如果知道電阻的值，則可以連接一個電錶，測量電壓並推斷電流，而不會中斷電路的工作。不論是否需要電錶，該電路都可以工作。相比之下，如果電路板具有與電源串聯的電流表連接點，則只要不存在母線，就必須將其短路。
    3. ol>
除了測量電流外，您還可以將電阻器用作測試點，以通過示波器或邏輯分析儀調試電路，因為它將信號從阻焊層中帶出。
analogsystemsrf
2016-12-04 17:20:54 UTC
view on stackexchange narkive permalink

我已經看到了Xilinx FPGA，該FPGA被編程為驅動成像器上的CMOS模擬行/列多路復用器，由於亞納秒級Xilinx數字邊沿的電壓遠低於地，而VDD高於FAR，因此浪費了多路復用器。這可以通過速度為900MHz的1pF探針（TEK有源Fet探針P6201，過時了）觀察到。正常的13pF慢探針沒有顯示過衝。 我被在這些領域具有多年經驗的人員指示，在從Xilinx到多路復用器的6“線（大約15條線）中的每條線中分別放置一個1Kohm電阻。結果？精細的圖像，具有很多偏移/出現增益錯誤。 添加了一些熱板校正，您可以看到手指在紙上浸泡的熱量。 到底是怎麼回事在那些亞納秒以下/過衝期間，預計將吸收兩種極性的ESD衝擊的保護二極管都將導通。因此，每秒將數百萬次電荷注入CMOS襯底和阱中，如果由於意外的電荷流需要返回原點而將其驅動到grd / rail，則會破壞數字性能，甚至破壞模擬信號。 我曾協助調試其他CMOS電路，因為在ESD測試期間只有一個邏輯門被打亂了，因為在阱/襯底中沒有local電荷聚集觸點。

jrive
2016-04-19 01:57:48 UTC
view on stackexchange narkive permalink

小心vdd線上的電阻。如果您不小心正確地確定蓋子的尺寸，則可能會導致設備的電源饋送產生波紋，這可能會對設備的運行產生不利影響。

我在Vdd線上使用鐵氧體磁珠，尤其是模擬Vdd。它們在噪聲頻率下有效為20歐姆，在直流頻率下為20歐姆。
回到我在航空航天公司工作時，我們曾經在VDD線中使用較小的電阻器來達到1）提高可靠性，以使發生故障的組件不會使整個VDD供電軌下降2）我似乎記得您可以通過I /如果未加電的CD4000邏輯電路（或由下軌供電）連接到已加電的有源信號，則CD4000邏輯為0，這為不希望的“路徑”提供了一些電流限制。
我的CMOS簡介是1977年在uni？我在實驗室裡，已經將我的CMOS分頻器連接到了原型板上，並在示波器上獲得了預期的除以10的輸出，然後我注意到我還沒有打開10v PSU。從那以後的幾十年中，我已經看到類似的效果，當電源出現故障但電路仍在“工作”時，可能會造成混亂。
David Ladd
2017-04-13 01:52:22 UTC
view on stackexchange narkive permalink

有時，電阻器或其他負載會與離散數字輸入並聯，以補償長輸入電纜中的分佈電容。考慮以下情況：在長距離屏蔽電纜末端的現場開關具有熱導體和迴路導體。電纜對的另一端有一條120 VAC的線路，返回側是PLC，DCS或其他數字設備的輸入。基於這些值： - 電源電壓 -電纜電容 -數字輸入設備阻抗 -數字輸入設備的開啟電壓 您可以計算出電纜的最大安全距離，以便在打開開關時輸入將關閉。
電纜的阻抗和輸入設備形成一個分壓器，即使在開關斷開的情況下，該分壓器也可能導致輸入電壓高於閾值。

該問題專門詢問“串聯”電阻，而不是並聯電阻。


ⓘ
該問答將自動從英語翻譯而來。原始內容可在stackexchange上找到，我們感謝它分發的cc by-sa 2.0許可。
Loading...