題:
去耦電容器:什麼尺寸和多少?
jeremy
2010-04-17 14:14:03 UTC
view on stackexchange narkive permalink

如今,許多芯片都需要在VCC和GND之間連接一個平滑電容器才能正常工作。鑑於我的項目在各種不同的電壓和電流水平下運行,我想知道是否有人對a)多少和b)應該使用什麼尺寸的電容器以確保電源紋波不會影響我有任何經驗法則?電路?

整流後,平滑電容器就是您在電源中使用的電容器,可消除大部分紋波。您在說的是去耦電容器。
我有一個與排序相關的問題(對劫持表示抱歉),因為陶瓷電容器對於去耦電容是否同樣適用?
八 答案:
jluciani
2010-04-17 16:58:38 UTC
view on stackexchange narkive permalink

您還需要添加幾個其他問題-(c)應該使用哪種電介質以及(d)在佈局中應在哪裡放置電容器。 。對於電源組件,ESR(有效串聯電阻)是至關重要的組件。例如,MC33269 LDO數據表列出了0.2Ohms至10Ohms的ESR建議。穩定所需的ESR最低要求。

對於大多數邏輯IC和運算放大器,我使用0.1uF陶瓷電容器。我將電容器非常靠近IC放置,以便從電容器引線到地的路徑非常短。我使用廣泛的接地層和電源層來提供低阻抗路徑。

對於電源和大電流組件,每種應用都是不同的。我遵循製造商的建議,並將電容器非常靠近IC放置。

對於進入電路板的電源輸入的大量濾波,我通常使用10uF的X7R陶瓷電容器。

除非有最低的ESR穩定性要求或我需要非常大的電容值,否則我將使用X7R或X5R電介質。電容隨電壓和溫度變化。目前,買得起的10uF陶瓷電容器並不難。您無需過度指定陶瓷電容器的額定電壓。在額定電壓下,電容在容差範圍內。除非您將電壓增加到高於絕緣擊穿電壓,否則您只會損失電容。通常,介電強度是額定電壓的2至3倍。

Paul Brokaw撰寫了一篇有關接地和去耦的非常好的應用筆記,名為“ IC放大器去耦,接地和使事情順應變化的用戶指南”。

starblue
2010-04-17 20:27:08 UTC
view on stackexchange narkive permalink

我在數字電路中使用以下經驗法則:

每對電源引腳都應使用其X7R陶瓷100nF電容器。它應盡可能靠近引腳。最好的辦法是,電源線在到達引腳之前先經過電容器,但是在大多數情況下這不是必需的。

IC上的電容器與PSU的紋波無關。解耦需要它們,即滿足各個IC電源電流的快速變化。從電源到IC的引線比較長,並且具有一定的電感,從而阻止了電流的快速變化。然後,IC上的電源電壓可能會超出範圍,並且IC可能會虛假地發生故障或在極端情況下損壞。

調壓器的輸入和輸出應根據其數據手冊中的內容獲得一個電容器,特別是具有正確的等效串聯電阻(ESR)值。如果做錯了,則穩壓器可能會振盪,特別是對於低壓差穩壓器(LDO)。

對於模擬電路,X7R可能不是正確的材料,因為它具有相對較大的壓電效應。也就是說,機械振動會引起電壓變化,反之亦然。在這方面,C0G更好。儘管此警告主要適用於信號路徑。

“電源的輸出通常應裝有一個10pF電容器。請檢查電壓調節器數據手冊的數據手冊以獲取所需的ESR值,如果這樣做不正確,則穩壓器可能會振盪。”是否可以減少PSU的波動?您能解釋“正確”的做法嗎?
我對問題做了一些編輯,反映了我5年後的理解。
這是我第一次聽說壓電效應會影響電容器!謝謝。
[此處](https://product.tdk.com/en/contact/faq/31_singing_capacitors_piezoelectric_effect.pdf)是TDK唱歌帽的文檔。
stevenvh
2012-04-03 19:41:00 UTC
view on stackexchange narkive permalink

就像我在評論中說的那樣,您可能是說去耦電容器,而不是平滑電容器。

去耦電容器的目的不是消除電源的紋波,而是捕捉毛刺。例如,當成千上萬個晶體管同時切換時,IC可能需要很短的額外電流。 PCB走線的電感可能會阻止電源快速提供這種電感。因此,將去耦電容器用作本地能量緩衝器以克服這一問題。

這意味著要計算電容器應具有的值並不容易。該值取決於PCB走線的電感以及IC在電源上的峰值電流。大多數工程師會將100nF X7R電容器盡可能靠近放置在IC的電源引腳附近。每個電源引腳一個電容器。良好的IC引腳排列將在每個電源引腳旁邊都有一個接地引腳,因此您可以使環路盡可能短。

對於低功率IC,10nF電容器就足夠了,並且由於其較低的內部電感而可能比100nF更好。因此,您還會發現與100nF並聯的10nF。在這種情況下,較小的電容器應最靠近引腳。

如另一個答案所示[http://electronics.stackexchange.com/questions/25280/will-a-0402-0-01uf-cer-cap-next-to-a-0402-0-1uf-cer-cap- [有任何功率的decouplin / 25292#25292],較低的電容值*在相同的封裝尺寸*中,電感值不會非常低。但是,如果您使用較小的封裝以獲得較低的電感,則可能不得不使用較小的電容值來獲得所需的WV。
僅僅幾年前,在0402中的0.1 uF仍然有些奇特,價格昂貴且可靠性低。在那些日子裡,0.01uF的0402與0603中的0.1uF並聯是一種非常常見的配置。正如一些答案所建議的那樣,現在0402中的0.1 uF是成熟的技術,也是邏輯電路去耦的廣泛使用的標準。
另外,在選擇電容器時,我還會添加一些要考慮的事項:被去耦的芯片吸收的瞬態電流的頻率範圍是多少?以及該芯片和電路中其他芯片對電壓紋波的敏感度。
vleo
2015-08-18 14:52:50 UTC
view on stackexchange narkive permalink

由X7R(甚至是Y5V甚至更多)製成的電容器具有很大的容量/電壓依賴性。您可以通過ttp://ds.murata.co.jp/software/simsurfing/zh-cn/

優秀的Murata產品在線特性瀏覽器(Simsurfing)進行檢查,該陶瓷電容器的電壓依賴性為引人注目。 X7R電容器在額定電壓下的額定容量通常不超過30%。例如,額定電壓為16V的10uF村田電容器GRM21BR61C106KE15(0805封裝,X5R)在25C溫度下施加12V直流電時,僅能提供2.3uF的電容。在這方面,Y5V要差得多。

為了獲得接近10uF的容量,必須使用25V額定GRM32DR71E106K(1210外殼,X7R),在相同條件下可提供7.5uF。

除了直流電壓(和溫度)依賴性外,實際的“陶瓷貼片電容器”在用作電源去耦旁路時具有很強的頻率依賴性。村田製作所的網站提供了其電容器的| Z |,R和X頻率依賴性曲線圖,瀏覽這些圖表可使您深入了解我們稱為“電容器”的器件在不同頻率下的實際性能。

真正的陶瓷電容器可以用與內部電阻(Resr)和電感(Lesl)串聯的理想電容器(C)建模。還有一個與C並聯的R隔離,但是除非您超過電容器的額定電壓,否則對於電源去耦應用來說並不重要。

schematic

模擬該電路 –使用 CircuitLab sup>

創建的原理圖

因此,片狀陶瓷電容器將僅在特定頻率(實際上是串聯LC輪廓的自諧振,實際上是實際電容器)上充當電容器,在此之上它們開始充當電感器。此頻率Fres等於sqrt(1 / LC),並由陶瓷成分和電容器的幾何形狀決定-通常,較小的封裝具有較高的Fres。此外,電容器具有純電阻成分(Resr),這主要是由陶瓷損耗引起的並確定電容器可提供的最小阻抗。通常在mili-Ohms範圍內。

為了獲得良好的去耦效果,我使用了3種類型的電容器。

每個集成電路採用1210或1208封裝,容量更高,約為10uF,覆蓋10KHz至10MHz,而電源線噪聲小於10-15 mili-Ohm分流器。

然後每個我在IC電源引腳上放了兩個電容器-1個100nF封裝在0806封裝中,覆蓋20MHz歐姆分流,從1MHz至40MHz;以及1個1nF封裝在1603n封裝中,覆蓋30mli-ohm並聯的80MHz至400MHz,覆蓋1MHz至40MHz。該範圍或多或少地覆蓋了10KHz至400MHz的範圍,以濾除電源線噪聲。

對於敏感的電源電路(例如PLL數字電源,尤其是模擬電源),我將鐵氧體磁珠(同樣,村田製作所提供的特性瀏覽器)放在100Mhz時額定為100至300歐姆。在敏感和常規電源電路之間分開接地也是一個好主意。因此,IC電源計劃的總體輪廓如下所示:每個IC封裝10uF C6,每個電源引腳1nF / 100nF C4 / C5:

schematic

模擬此電路 sup>

說到佈線和放置-電源和地線首先佈線到電容器,僅在電容器通過過孔連接到電源和地平面的地方。 1nF電容器靠近IC引腳放置。電容器必須盡可能靠近電源引腳放置,從電容器焊盤到IC焊盤的走線長度不得超過1mm。

PCB上的過孔甚至短走線都會對我們要處理的頻率和電容產生很大的電感。例如,在1.5mm厚的PCB中直徑為0.5mm的通孔從頂層到底層的電感為1.1nH。對於1nF的電容器,其Fres僅等於15MHz。因此,通過通孔連接電容器會使1nF電容器低Resr在高於15MHz的頻率下無法使用。實際上,在100MHz時1.1nH的電抗高達0.7歐姆。

1mm長度,0.2mm寬度,電源平面以上0.35mm的軌跡將具有可比較的0.4nH電感-這又使電容器效率降低,試圖將電容器的走線長度限制為毫米的幾分之一,並使其盡可能地寬,這很有道理。

如何在單個PCB中分離接地?添加另一個PSU?據我了解,即使使用了兩個PSU(例如一個用於為電動機供電,另一個用於IC),也建議將地線共用。
您為電源和模擬地製作了單獨的PCB子平面,然後通過一個跳線連接起來-就像上面圖片中的跳線一樣(JUMPER 0 Ohm)。模擬和數字電源的相同子平面分隔。通過鐵氧體磁珠饋入模擬功率,如上圖(FB)所示。僅將模擬線佈設在模擬平面上方,將數字線佈設在數字平面上方(電源和接地)。正常情況下,假設至少4層PCB。理想情況下,請在接地層上方佈線。
這確實是我在該主題上看到的最好的答案之一。謝謝。
我認為使用跳線將飛機分開是可以的,因為您提到將模擬信號和數字信號保持在其平面上方,但是我認為這很重要,因為如果您將一些數字信號通過模擬地面佈線,可能會很糟糕(所有返回電流都必須流過該跳線)。[這裡](http://hottconsultants.com/pdf_files/june2001pcd_mixedsignal.pdf)對此進行了很好的討論。無論如何,我認為保持數字/信號路由隔離比分離接地平面更為重要。
endolith
2010-04-17 19:04:15 UTC
view on stackexchange narkive permalink

如果您使用大電解槽來平滑電源,請不要忘記為高頻並聯添加小陶瓷蓋。電解電容實際上看起來像是高頻感應器。

“高頻”是哪種頻率範圍?
Martin Thompson
2012-04-03 21:32:32 UTC
view on stackexchange narkive permalink

如果電路要求不是很高,請在周圍散佈一些100nF X7R電容。如果沒有電源層,請將它們靠近一對設備引腳,最好是直接跨在它們之間。

如果電路在高頻下消耗大量功率,則需要設計您的配電系統(PDS)。 Xilinx對此進行了合理的介紹。關於 si-list的討論也很多。

下一個問題是:“好的經驗法則可以決定我的電路是否要求足夠的經驗來進行去耦設計?” :)

David
2012-04-03 19:17:00 UTC
view on stackexchange narkive permalink

如您所述,應在電路中放置一個平滑電容器,以防負載變化引起電流尖峰。放置平滑電容器時,應將其盡可能靠近IC引腳放置。 47uf至約100uf的值應該足夠。

簽出:

http://www.learningaboutelectronics.com/Articles/How-to-connect-a-voltage-regulator-in-a-circuit

了解一些有關澄清電路中不同電容器用法的信息。

47 uF-100 uF電容的位置遠不如低值電容重要。
Mike
2014-11-11 05:33:50 UTC
view on stackexchange narkive permalink

儲備或平滑電容器的值是電路所需最大電流與穩壓器在負載下的恢復時間...(沒有穩壓器會立即做出反應)...

In電流需求恆定的電路,10uF-22uF就足夠了...

對於電流需求快速波動的電路,可能需要數百uF的電容器值...

在具有3.3伏電源和250mA突然需求的最新版本中,需要470uF的電容器值才能保持穩定性...



該問答將自動從英語翻譯而來。原始內容可在stackexchange上找到,我們感謝它分發的cc by-sa 2.0許可。
Loading...