總結的解決方案：

• 這兩種配置接近相同。

• 在幾乎所有情況下，兩種方法都可以很好地工作

• 在一種情況下要優於另一種情況下，設計對於現實世界的使用而言會顯得過於邊緣化（因為任何使兩者截然不同的至關重要的操作都意味著“就在邊緣”）。 。

• \ $ R_ {2} \ $ span>或 \ $僅當 \ $ V_ {in} \ $ span>可以斷路時才需要R_ {4} \ $ span> 。在大多數情況下，大約100K的值可能是可以的。在大多數情況下，10k是一個很好的安全值。

• 雙極晶體管的次級效應（我在回答中提到）意味著可能需要吸收R2和R4。 Icb反向偏置洩漏電流。如果不這樣做，它將被be結所攜帶，並可能導致設備開啟。這是一種真實的真實世界效果，眾所周知且有據可查，但在課程中卻不一定能很好地教授。

左手案例：

• 驅動電壓降低了 \ $ \ frac {10} {11} \ $ span>，這意味著減少了9％。
• 如果輸入為開路，則基座會接地10K。
• 如果輸入為低電平，則基準線接地約1K。實際1K // 10K =基本相同。

右手情況：

• 驅動器= \ $ V_ {in} \ $ span>是通過1K應用的。
• 如果 \ $ V_ {in} \ $ 跨度>開路。 （而不是11K）。
• 如果輸入為LOW，則base會看到1K，這基本上是相同的。

僅在 \ $ V_ {in} \ $ span>開路時適用。如果 \ $ V_ {in} \ $ span>接地（表示為LOW），則R1或R5從基極接地，而無需R2或R4。如果 \ $ V_ {in} \ $ span>可能永遠斷路（例如，啟動過程中的處理器引腳可能斷路），則好的設計應包括這些電阻器

下面是一個示例，其中由於引腳浮動而產生的非常短的“斑點”是主要的後果：很久以前，我有一個電路控制8條開路卷線器數據磁帶驅動器。首次打開系統時，磁帶將高速向後運行並分流。這“非常非常煩人”。檢查代碼，未發現故障。事實證明，端口初始化時端口驅動器開路，這允許浮動線被磁帶平台拉高，從而在磁帶端口上放回捲代碼。倒退了！初始化代碼沒有明確命令磁帶停止，因為假定磁帶已經停止並且不會自行啟動。添加一個明確的停止命令意味著磁帶會抽動但不會掉線。（指的是大腦的手指-34年前的hmmm。（那是1978年初，現在是我編輯此答案的38年前）。是的，那時候我們有微處理器。只是：-）。

規格：

在基座中直接需要一個10K電阻以防止Q1發生。意外打開。如果使用右邊帶有Q1的配置，那麼電阻將太弱而無法拉低基極。

否！

10K = 11K，實際使用率達到99.8％，在大多數情況下甚至可以達到100k。

R2也可以提供保護VBE來自過電壓，並在溫度變化的情況下保持穩定性。 Q1的基極，如果來自“ uC-out”的電壓較高（例如+ 24V），它將是一個較大值的電阻器。將形成一個分壓器，但這無關緊要，因為輸入電壓已經足夠高。

有些優點。

R1的尺寸來提供所需的基本驅動電流，所以可以。

“> $ R_ {1} = \ dfrac {V} {I} = \ dfrac {（Vin-Vbe） } {I {所需的\，基本\，驅動器}}} \ $ span>

由於 \ $ V_ {BE} \ $ span>低並且您設計的電流要足夠大，那麼：

\ $ R_ {1} \ cong \ dfrac {Vin} {Ib_ {desired}} \ $

\ $ I_ {基本\期望} >> \ frac {Ic} {\ beta} \ $ span>-其中 \ $ \ beta \ $ span> =當前收益。

如果 \ $ \ beta_ {nominal} = 400 \ $ （例如BC337-40，其中 \ $ \ beta = \ $ span> 250到600），然後為 \ $ \ beta \ leq 100 \ $ span>，除非有特殊原因。

例如，如果 \ $ \ beta_ {nominal} = 400 \ $ span>，然後 \ $ \ beta_ {design} = 100 \ $ span>。

如果 \ $ Ic_ {max} = 250mA \ $ span>和 \ $ V_ {in} = 24V \ $ span>然後

$$ I_b = \ frac {I_c} {\ beta} = \ frac {250} {100} = 2.5mA $$ span> $$ R_b = \ frac {V} {I} = \ frac {24V} {2.5mA} = 9.6k \ Omega $$ span>

我們可以使用10k，因為beta是保守的，但8.2k甚至4.7k是可以的。

$$ Pr_ {4.7k} = \ frac {V ^ 2} {R} = \ frac {24 ^ 2} {4.7k} = 123mW $$ span >

使用 \ $ \ frac {1} {4} W \ $ span>電阻，但 123mW可能並不完全微不足道，所以可能希望使用10k電阻代替。

請注意，集電極開關功率= V x I = 24 x 250 = 6瓦。

在右邊，帶有Q2，是我的配置。我認為：

由於NPN晶體管的基極不是MOSFET或JFET之類的高阻抗點，並且晶體管的HFE小於500，因此至少需要0.6V的電壓才能導通NPN晶體管。晶體管導通時，下拉電阻並不重要，而且在大多數情況下甚至不需要。下拉菜單如上所述。-是的，但是。即基礎洩漏有時會咬你。墨菲（Murphy）說，沒有下拉按鈕，就會在主要動作發生之前不小心將土豆大砲射向人群，但是10k至100k下拉按鈕將為您節省。

電路板中將放置一個下拉電阻，那麼確切的10K值是一個神話。這取決於您的功率預算。 12k和1K一樣好。

是的！
10k = 12k = 33k。 100k可能會有點高。
請注意，這僅在Vin可以斷路時適用。
如果Vin處於高電平或低電平或介於兩者之間的任何位置，則通過R1或R5的路徑將占主導地位。

如果使用左側帶有Q1的配置，則將創建一個分壓器，並且如果用於打開晶體管ON的輸入信號很低，則可能會產生問題。

僅在非常非常極端的情況下顯示。
$$ I_ {R1} = \ frac {V} {R } = \ frac {V_ {in} -V {be}} {R1} $$ span>
$$ I_ {R2} = \ frac {V_ { be}} {R_2} $$ span>

因此，R2將“竊取”的分數為

$$ \ frac {I_ {R2}} {I_ {R1}} = \ frac {\ frac {V_ {be}} {R_2}} {\ frac {V_ {in} -V_ {be}} {R_1}} $$ span>
$$ \ frac {I_ {R2}} {I_ {R1}} = \ frac {R_1} {R_2} \ times \ frac {V_ {be}} {V_ {in} -V_ {be}} $$ span>

如果 \ $ R_1 = 1k \ $ span>，”> $$ R2 = 10K \ $ span>，然後 $$ \ frac {R_1} {R_2} = 0.1 $$ span>
，如果 \ $ V_ {be} = 0.6V \ $ span>，則 \ $ V_ {in} = 3.6V \ $ span>（使總和更清楚），然後 $$ \ frac {V_ {be}} { V_ {in} -V_ {be}} = \ frac {0.6} {3.0} = 0.2 $$ span>因此，驅動器丟失的總體比例為“> $ 0.1 \乘以0.2 = 0.02 = 2 \％\ $ span>
，即使是1k / 10k，驅動器的損失也是最小的。

如果您可以判斷Beta並更精確地判斷為2％的驅動器損失至關重要，那麼您應該進入太空計劃。

• 軌道發射器可與安全障礙物一起使用在某些關鍵區域的ins在1％-2％範圍內。當您到達軌道的有效載荷是發射質量的3％至10％（或更少）時，我們的午餐便會佔用每一％的安全裕度。朝鮮最近一次的軌道發射嘗試使用的實際安全裕度為-1％到-2％的臨界位置，顯然是“ summat gang aglae”。他們相處融洽-在1960年代初期，美國和蘇聯損失了許多許多發射器。我認識一個男人，他曾經很早就製造過地圖集導彈。他們有什麼樂趣。一個俄羅斯系統從來沒有成功發射過，太複雜了。）英國曾經發射過FWIW一顆衛星。

---

ADDED

有人在評論中建議說

R2和R4不再需要，因為NPN是電流控制的設備。 R2和R4僅對電壓控制的器件有意義，例如MOSFET

和

當MCU輸出為時，需要下拉嗎？ hi-Z，晶體管受電流控制嗎？

這種形式的建議已經被足夠多的人重複，值得強調。

• 如果雙極晶體管的基極懸空，那麼現實和相關的數據手冊信息證明在特定條件下少量集電極電流可以流動。

• 通常會發生這種情況的條件如下所述。

• 我親眼看到了現實情況，這種情況會導致虛假的開機問題。

• 如果是最壞的情況，請使用最壞情況（非典型）的數據表參數，不滿足這些條件和/或結果與您最壞的情況無關，那麼嚴格地降低基數並不是絕對必要的。

雙極晶體管，使R2和R4發揮有用的作用，有時甚至是必不可少的作用。我將討論R2版本，因為它與R4版本相同，但在這種情況下稍微“純淨”（即R1變得無關緊要）。

如果Vin開路，則R2從基極連接到地面。 R1沒有作用。基本的APPEARS無需任何信號源即可接地。
然而，CB結實際上是反向偏置的矽二極管。反向洩漏電流將通過CB二極管流入基極。如果沒有提供接地的外部路徑，那麼該電流將通過正向偏置的基極-發射極二極管流到地面。該電流理論上將導致Beta x Icb洩漏的集電極電流，但是在如此低的電流下，您需要查看基本的方程式和/或發布的器件數據。 BC337-數據表此處具有一個Icb截止值Vbe = 0時約為0.1 uA。
Ice0 =在這種情況下，集電極基極電流約為200 nA。
在該示例中，Vc為40V，但是電流每升高10攝氏度大約增加一倍，並且該規格為25°C，並且其效果與電壓無關。兩者密切相關。在大約55c時，您可能會得到1 uA的電流-不多。如果通常的Ic為1 mA，則1 uA無關緊要。
我已經看到現實世界中的電路，其中R2的遺漏導致了虛假的導通問題。
R2 = 100k，那麼1 uA會產生0.1V的電壓上升，並且所有好吧。

冒著引發如此高爭議性問題的危險，我將添加兩枚銀幣。

OP將“另一個數字輸出”或“模擬信號”提到為可能的驅動信號。冒著明顯的危險，應選擇電阻器的值，​​以確保在最壞的情況下，驅動源可以導通晶體管。如果源的\ $ V_ {OL（MAX）} \ $大於0.6V，則確實需要R4。例如，如果驅動源是沒有軌到軌輸出的運算放大器或具有高飽和電壓的數字晶體管輸出，則可能是這種情況。同樣，應選擇R1和R2以使晶體管的基極電流足以使晶體管的導通電源處於\ $ V_ {OH（MIN）} \ $。

與以往一樣，請查閱相應的數據手冊並進行相應的設計。

左側似乎提供了一個分壓器以降低基極電壓，但事實並非如此：基極電壓僅為\ $ V_ {BE} \ $，對於低電流而言約為0.65V。 R2只會從微控制器的輸出中產生稍高的電流，但是在65 \ $ \ mu \ $ A時，無需擔心。是的，如果微控制器的引腳為Hi-Z，R2將拉低基極。如果不給基極施加電壓，儘管晶體管不會開始導通，請添加它。
使用R2時\ $ V_ {BE} \ $中的更改將導致\ $ I_B \ $中的更改較少

在右側，R4僅導致從輸出引腳到地的不必要電流路徑。這將高於R2所看到的值，如果微控制器以5V運行，則將為500 \ $ \ mu \ $ A。 R4僅在微控制器的引腳為Hi-Z時才起作用。

由於R4的電流大於R2的電流，因此我傾向於左方的解決方案。如果我將R2 / R4放在首位。我可能不會的。

正如史蒂文（Steven）和羅素（Russel）所指出的那樣，您的兩個案例都差不多。但是，對於同時驅動高電平和低電平的普通數字邏輯輸出，您根本不需要下拉。我認為這是Telaclavo想要說的，但後來讓我不太確定他的評論。在任何情況下，他都無法很好地回答問題，也沒有提供太多背景知識。

典型的CMOS數字邏輯輸出具有晶體管，可有效地驅動線路的高電平和低電平。在這種情況下，單個串聯電阻就可以了。當數字輸出為低電平時，它會下拉，因為當導通時，輸出將通過低壓側FET的電阻有效地接地。這也有助於更快地關閉NPN晶體管，因為電流實際上會在短時間內反向流過基極電阻，從而從基極消耗一些電荷。否則，這些電荷會“用完”，從而導致更多的電荷流過集電極和發射極。

在某些情況下，您仍然需要下拉電阻。如果數字輸出可以達到高阻抗，那麼通過某種方式積極地驅動或關閉基極是個好主意。注意，大多數微控制器輸出在上電後以高阻抗開始。根據微控制器及其配置方式的不同，固件可以初始化端口以一種方式驅動另一種方式可能需要10毫秒。如果由於毛刺或其他原因導致晶體管在此加電時間內不能導通很重要，那麼您仍然需要下拉。

總而言之，讓我們透視一下基極下拉電阻（或PNP上拉電阻）對雙極晶體管的實際作用。這些設備在電流而不是電壓下工作。必須有一個流過浮動基極的電流來導通晶體管。電容耦合到雜散信號會在高阻抗節點上引起明顯的電壓 i>變化，但是電流通常很小。除非晶體管偏置在導通邊緣，並且下游的任何器件都具有高增益，否則基極上的雜散電容拾波器不可能導通晶體管。當然，您可以提出解決方案，但這與MOSFET的高阻抗門極無關。

除非您確實受到空間或預算的限制，否則請確保當晶體管是否導通時，晶體管基極不會懸空。但是，如果出現需要額外下拉的問題，請仔細考慮並決定是否確實需要，同時要注意雜散信號的可能性，使足夠的電流流過基極，從而導通晶體管，並導致導通。

出於種種原因，總是使用10kΩ下拉電阻，或者因為您聽說這是一個好主意，這很愚蠢。

真實結果：

當斷開底座（或在復位過程中為3態）時，2N3904上的CB漏電流通過反向偏置的CB洩漏電流部分點亮了綠色LED。在地面上增加一條路徑可將CB漏電流分流到基極區域之外，並且LED現在已經完全熄滅。

LED沒問題，但如果說是電動機，那可能是不希望的

電阻R2 | R2的原因是複位後不受控制的失控。 R4還有助於從基極區域中消除電荷，因此從飽和狀態切換到截止狀態的速度更快。在這種情況下，左側拓撲的較低電阻（基極和地之間的電阻R2）越好。

如果電路的源將是始終乾淨整地拉高或拉低的數字輸出，則不需要下拉電阻，因為任何大小可通過足夠電流以令人滿意地導通晶體管的電阻即使使用五伏邏輯（這意味著它下降了4.3伏），也不會遇到任何在合理範圍內的集電極漏電流。

如果電路的源將是數字輸出，在高電平和浮動電平之間切換，如果浮動應該轉換為“關”，則在涉及“正常” BJT和邏輯電平的情況下，第一種配置通常會更好，儘管在使用其他類型的晶體管或邏輯電平時，第二個會更好。第一種配置的優點是，如果將“關斷”電阻器的大小設置為在晶體管的集電極基極漏電流下下降0.5伏，那麼當晶體管被假定為可以流經該晶體管時，浪費掉的電流僅將增加40％。打開。相反，在後一種配置中，如果使用例如0.5V，則使用相同的0.5伏假設。如果輸出為3.3伏，則流經該電阻的電流將增加近七倍。

只有當“高”邏輯輸出的電壓不足以導通晶體管時，第二種配置才能真正優於第一種配置。在這種情況下，第二電路可利用邏輯輸出的全部電壓來導通晶體管。相反，第一電路將使電壓有所下降。對於雙極型結型晶體管，通常會有很大的電壓裕量，以至於輕微的壓降就無關緊要。但是，對於MOSFET，有時需要一個人能獲得的所有電壓。此外，當驅動MOFSET時，可以使用比雙極結型晶體管更大的串聯電阻。此外，根據驅動的內容，可以調整第二電路中的電阻的大小，以使即使晶體管因漏極-柵極短路而發生故障，也不會使處理器引腳承受過高的電壓。第一個電路不會提供這種保護。

If it were a critical application where you need more noise immunity with a programmable device (uC or CPLD) being used to drive the signal, one must consider that the power-on reset condition defines such pins as inputs before active outputs.So I would then include a pull down resistor to avoid stray noise triggering situations in the presence of high EMI.

沒有一個。忘記下拉電阻。在這兩種情況下，NPN基極左側的戴維寧等效物都是一個電壓源和一個串聯電阻。因此，僅使用與基極串聯的電阻，然後對其進行選擇，以使流經基極的電流成為您想要的電阻。