電源很慢...它們需要大約10 us的響應時間（即帶寬高達100 kHz）。因此，當您的大型，不良，多MHz微控制器將一堆輸出從高切換到低時，它將從電源汲取功率，從而導致電壓開始下降，直到意識到（需要10 us！）它需要做點什麼校正下垂電壓。

為補償慢速電源，我們使用了去耦電容器。去耦電容器在IC附近增加了快速的“電荷存儲”。因此，當您的微型控制器切換輸出時，它首先從電容器中提取電荷，而不是從電源中提取電荷。這將花費一些時間來適應不斷變化的需求。

電容器的“速度”會有所不同。基本上，較小的電容器更快。電感往往是限制因素，這就是為什麼每個人都建議使用盡可能短，最寬的引線將電容盡可能靠近VCC / GND的原因。因此，在最小的封裝中選擇最大的電容，它們將提供最快的電荷。

我是問那個問題的人。這是我的基本理解：

您在 \ $ V_ {CC} \ $ span> / GND之間連接電容器，以使電壓保持恆定。在直流電路下，電容器充當開路，因此在那里短路沒有問題。當您的設備加電時（ \ $ V_ {CC} \ $ span> = 5V），電容器被充電至容量，並等待直到之間的電壓變化 \ $ V_ {CC} \ $ span>和GND（ \ $ V_ {CC} \ $ span> = 4.5V ）。此時，電容器將放電以嘗試使電壓回到電容器內部的電荷水平（5V）。之所以稱其為“平滑”（或者至少就是我所說的平滑），是因為電壓的變化將不太明顯。

最終，電壓永遠不會通過電容器返回到5V，而是電容器將放電，直到其內部的電荷等於電源電壓（達到平衡）為止。如果 \ $ V_ {CC} \ $ span>的增加幅度超過其平均值（ \ $ V_ {CC} \ $ span> = 5.5V）。

關於為什麼需要它們，它們在高速數字和模擬電路中非常重要。我無法想像您需要一個SN74195，但是不會受傷！

通常稱為“旁路電容”，因為高頻噪聲會繞過IC並直接流向地面，或者稱為“ 去耦電容”，因為它會阻止一個IC的電流消耗

“我怎麼知道一個特定的芯片是不是一個芯片？”

只要假設它們都可以。 :)如果芯片間歇性消耗電流，則會導致電源電壓間歇性下降。如果另一個芯片“下游”，它將在其電源引腳上看到該噪聲。如果足夠糟糕，則可能導致錯誤，噪音或其他後果。因此，通常我們在IC“上游”的所有器件上都設置旁路電容。 （是的，因為銅不是理想的導體，所以走線的方向和組件的位置很重要。）

一個平滑電容器（也稱為去耦電容器） s>用於減少電源電壓的變化。當從電源汲取大電流時（例如數字邏輯切換狀態時），您將看到電源電壓發生變化。開關試圖吸收大的瞬時電流，並由於電壓源的阻抗以及電壓源與IC之間的連接而產生電壓降。去耦電容器將有助於維持（或平滑）設備的電源電壓。將此存儲元件放置在靠近IC的位置，可以減少IC上的電壓變化。

除非在IC汲取其最大開關電流時測量每個IC的電源電壓，否則很難說出電容器的有效性。是。對於大多數數字設備，建議使用0.1uF陶瓷，並且要非常靠近該設備。由於電容器體積小且成本低廉，大多數設計人員只會添加電容器。有時，如果我有兩個非常接近的邏輯設備，則可以定向一個兩個IC之間的電容器。通常不是這種情況。

電源IC具有更大的平滑電容器要求，因為開關電流較大。對於這些設備，您需要仔細查看應用的紋波要求，以確定合適的濾波電容器。

只需增加更多的EM排放即可。

大多數公司會建議在每個電源輸入端設置0.1uF的電容。請記住，這只是為了避免可能影響操作的電壓驟降所需的最低要求。如果您要構建需要通過FCC第15部分排放的PCB板，則需要更進一步。

最終，您需要根據PCB設計和功耗來計算電源平面上所需的全部電容。根據我的經驗，每個主要IC（微控制器，ADC，DAC等）的鉭電容為10uF，然後在每個IC的每個電源引腳上分別為0.1uF和10nF。 10nF的電容必須小一些（最好是0402或最大為0603），以避免封裝中的引線電感使電容器的影響無效。

我強烈建議這本書如果您打算進入高速數字設計，那麼高速實際上就是1MHz以上的任何東西。

與去耦相關的問題似乎最近出現了很多。我在這裡給出了詳細的答案：去耦電容，PCB佈局

這涉及去耦問題和佈局。電源平滑是完全不同的事情。通常，這需要較大的電容帽，因為它們的電源紋波頻率遠低於去耦電容帽要處理的頻率，因此必須能夠存儲合理數量的能量。

我想強調jluciani的觀點之一。使電容器盡可能靠近芯片的電源輸入非常重要。這可以幫助消除在電路中的其他地方，電源中引入的任何噪聲，甚至從電路板上的某個源發出的一些噪聲。放置在IC旁邊非常常見。簡單地將電容視為電容器可以容納的電荷量，因此電容越大，其容納的電荷就越多。如果將電容器並聯，則會增加容量，從而產生更高的有效電容。

就您對該芯片是否需要的問題而言，這不會有任何傷害。數據表通常會指定芯片是否需要去耦（又稱平滑）電容器，如果需要，則推薦值是什麼。

只需在其他答案中加上幾點即可：

要測量電流尖峰對電源電壓的影響，您需要一個快速示波器。這取決於電路的速度，但我想您需要200MHz至1GHz的帶寬。

此外，如果承載電流尖峰的電源電路很大，則會導致無線電發射，這是由於各種技術和法律原因而皺眉。旁路電容器就像這些尖峰的捷徑一樣，因此發射少得多。

旁路蓋十分便宜，因此在許多情況下沒有理由不將其放置在各處。但是，如果空間或成本是極端問題，則可以省略一些。關鍵是要認識到如果不這樣做會發生什麼。我的建議是，如果不考慮這些情況，將假設是最壞的情況：（1）輸入開關頻率下的RF輻射可能會增加，並且（2）任何輸入切換時，假設設備的輸出和內部狀態可能被任意小故障。如果這些行為中的任何一個都成為問題，則需要旁路蓋。如果這兩個都不成問題（例如，因為沒有一個輸入經常切換到足以使輻射成為一個問題，那麼該設備就沒有內部狀態，並且在輸入切換時不會關心輸出的狀態），那麼旁路蓋可以省略。

在一般情況下，一些或許多IC，晶體管或閥（管）將連接到同一電源。當設備在這些情況下工作時，它會根據通過電源的信號從電源汲取變化量的電流。由於電源不是完美的，變化的電流會導致變化的電壓出現在電源軌上。然後，連接到同一電源的所有其他設備將感受到此電壓。噪聲信號將耦合到它們中。這可能會導致模擬電路不穩定或數字電路切換錯誤。通過在上述位置放置去耦電容器，電源電壓將變得更加穩定，並且設備之間將彼此去耦。

芯片的數據表通常會明確指出要使用的電容器數量和大小。最佳做法是在每個芯片的電源引腳上附加一個1 uF的電容（在2001年之前，最佳做法是使用0.1 uF電容）。

ps：您是否考慮過使用74HC595或74HC166而不是74195？同樣，並釋放Arduino上的一些引腳。

通過改進電路模型，可以消除關於旁路電容的一些魔力。 7410（三重NAND）系列門看起來像這樣：

具有直通電流（忽略4Kohm和1.6Kohm的電流），計算方式為 $$（5v-3 * Vdiode）/ 130 Ohm $$ span>或5- 2.1 / 130 = 2.9 / 130〜22毫安。

此閘門採用三合一封裝，可提供高驅動力（大扇出）和更快的速度。在74195內，我們不需要所有驅動器。我們確實需要速度。我們假設每個門的直通電流為2mA（每個FF〜15個門）

^{模擬該電路 –使用 CircuitLab sup>}

我們需要為1uS的繁忙時鐘活動存儲足夠的電荷。為什麼？為什麼要使用1uS？因為大電容器和長電線都會振鈴，並且使IC上的VDD升高，除非加以阻尼。什麼振鈴頻率？ 1uH和1uF產生0.159KHz。如何阻尼？

使用Q = 1 [定義為Q = ZL / R = 2（pi Fring L / R）]和Fring = 1/2 * pi sqrt（L C），我們發現Rdampen = sqrt（L / C）。對於1uH和1uF，需要一個OHM。

請考慮使用此電路來良好地控制VDD振鈴：

^{模擬該電路 sup>}

Signal Chain Explorer對這種1歐姆阻尼有什麼啟示？

驚奇？邏輯工程師還需要設計VDD濾波和VDD阻尼。

當人們問電容器去耦的功能是什麼時，人們通常會給出一種解釋，但事實是他們完成了許多任務。

這是我知道的事情清單：

他們減少地面反彈

接地反彈是一種現象，其中接地平面上變化的電壓差會對（大部分）模擬和（有時）數字信號產生負面影響。對於模擬信號，例如音頻，這可能會以高音調噪聲的形式表現出來。對於數字信號，這可能意味著信號丟失/延遲/偽造。

變化的電壓差是由於電流變化引起的磁場的產生和崩潰所致。

電流流經的路徑越長，與之相關的電感就越大，接地彈跳就越差。多個電流路徑也加劇了問題，並加劇了電流變化的速度。

電流顯然在電源和連接的IC之間發生，但在“通信” IC之間也不太明顯。與兩個IC相關的電流看起來像這樣；電源-> IC 1-> IC 2->接地->電源。

去耦電容器通過用作電源有效地減小了電流路徑的長度，從而減小了電感，從而減小了接地彈跳。

前面的例子變成了；上限-> IC 1-> IC 2->接地->上限

他們保持電壓穩定

電壓水平波動有兩個原因：

線/線電感降低了通過該線/線的最大電流變化率；電流“需求”的突然增加將導致電壓下降；電流的“需求”突然下降將導致電壓峰值。
• 電源（尤其是開關式電源）需要時間來響應，並且會略微落後於當前需求。

去耦電容器可以平滑電流需求並減少電壓的任何下降或尖峰。

他們可以降低EMI（傳輸）

當我們談論電磁干擾時，我們指的是非預期的電磁干擾的傳輸，或者是指干擾您設備功能的預期或非預期的電磁信號的接收。通常，它指的是傳輸本身。

在電源和接地層之間放置（去耦）電容器會改變整個頻率範圍內的傳輸係數。 顯然對於整個PCB以及有損/高阻電容器，僅使用一個值作為電容器即可降低EMI，但這是違反常規做法的（提倡增加電容的階數越接近電源）。對於大多數人來說，為自己的業餘愛好製造電路並不會真的對EMI感到擔憂（儘管無線電愛好者通常會這樣做），但是當您設計用於大規模生產的電路時，這是不可避免的。

去耦電容器可以減少電路產生的意外電磁輻射。

要回答您剩餘的問題。.

我怎麼知道我是否需要一個，如果需要，什麼尺寸和需要在哪裡 去嗎？

通常，只要有可能就放置一個去耦電容器，並選擇最小的物理尺寸和最大的電容，並儘可能靠近IC的電源引腳。

將SN74195N 4位並行訪問移位寄存器與 Arduino需要一個嗎？ （以我當前的項目為例）為什麼或為什麼 不是嗎？

這可能很好用，但是如果您可以通過放置成本為幾美分甚至在某些情況下甚至為一美分的組件來增加賠率，那麼為什麼還要“可能”打擾呢？

幾乎每個IC都應具有一個去耦電容器。如果數據表中沒有任何規定，請至少在IC的電源引腳附近放一個0.1 uF的陶瓷電容，額定電容至少是所用電壓的兩倍。

許多事情都需要更多輸入電容。您通常可以在數據表，應用筆記或評估套件原理圖中找到這些建議。

要簡短地回答您的問題： 直流電不通過電容器，交流電通過。大多數噪聲是交流耦合噪聲，或/並且具有交流特性，即開關+-某些直流值。 為了適應這些變化，可以使用去耦電容。它只是將交流信號短路。關於它們為什麼以及如何工作的大量應用筆記非常豐富： http://www.analog.com/media/en/training-seminars/tutorials/MT-101.pdf

此外，關於儲能器/平滑電容器的討論-在此線程中提出它只是在術語方面使新手感到困惑。
進行平滑以產生非常穩定的電壓。 例如。一些傳感器/電路的輸出與它們的電源電壓成比例關係。供應中的漣漪將直接影響其產量。

電容器是存儲元件，它將以電荷形式節省能源。回到去耦電容，它也稱為旁路電容，因為它將旁路電源紋波，並且該充電電容將嘗試在VDD引腳上保持固定的直流電壓。

需要它們以降低功率傳輸系統的阻抗。在高頻下，電源呈現出不可忽略的串聯阻抗，這主要是由於電網的電感。看一下下面文章的“電源完整性中的鐵軌崩潰”部分，它可以幫助您理解這一點： https://www.cohenelec.com/considering-capacitor-parasitics/ >