題:
數字示波器如何實現如此高的採樣率?
CL22
2011-06-06 18:07:01 UTC
view on stackexchange narkive permalink

從數據捕獲的角度來看,這是如何實現的?如果我想實現一個家用數字設備來捕獲高頻模擬信號,我有什麼選擇?到目前為止,我只提出了一些相當無用的設計思路!

使用PIC微處理器,我認為18f系列的A / D採樣率約為1Mhz如果我沒錯(?)可以達到10位精度,而且我無法想像專用的A / D芯片要好得多,現代示波器如何達到GHz的頻率?

通常,FPGA或其他處理器用於處理來自外部ADC的大量數據。事先知情同意是無法處理的。
謝謝大家的回答和評論,選擇最好的很難,所有這些都很好地回答了我的問題!
六 答案:
stevenvh
2011-06-06 18:32:56 UTC
view on stackexchange narkive permalink

我認為他們使用 Flash ADC 。它們具有轉換立即的優勢,而大多數微控制器中使用的SA(逐次逼近)ADC執行的算法需要很多步驟。閃存ADC的一個缺點是它們在硬件上比較繁瑣(一個8位ADC具有255個比較器),但是大多數示波器的分辨率都不高。 (模擬示波器的準確度通常為3%,相當於5位。)

我讀過的另一種方法是在閃存ADC和逐次逼近方法之間進行交叉運算。使用6位閃存ADC和6位DAC一次可以實現10位轉換;閃存ADC首先用於將輸入範圍劃分為64個子範圍,然後DAC然後將DAC的模擬電壓範圍設置為其所處範圍的頂部和底部(理論上,這樣做可以進行12位轉換,但是要獲得精確的信息將非常困難),因此IIRC製造商在閃存ADC上使用的位比理論上需要的多。
儘管我不知道是否有人使用它,但還有另一種可能的方法是設計一個芯片,其中包含多個較慢的ADC,並讓它們間隔採樣輸入。人們可能希望每秒進行500,000,000次轉換,但可能不需要在信號到達後的2ns內進行任何特定的轉換。如果一個芯片有10個ADC,每個ADC花費20ns的轉換時間,那將比在2ns內進行一次轉換的芯片更容易構建。不過,不確定使用多少方法。
Joe
2011-06-06 18:50:27 UTC
view on stackexchange narkive permalink

入門級DSO Rigol 1052E(我擁有的一個,具有100 MHz的軟件更改能力)使用了Analog Devices AD9288。這是一個雙通道ADC,具有8位並行輸出,並且採樣速率為每秒40或1億個採樣(取決於芯片的速度等級)。儘管Rigol的採樣率為每秒1 Gig,所以我不確定它們是否對它們進行多路復用,或者究竟是給它們的10倍是單芯片的採樣。

AD9288的比特率為級流水線型轉換器用於5個MSB位,最後一個3 LSB使用3位閃存。這是有道理的,因為較高的幅度應該更容易通過管道快速轉換。正如史蒂文所說,隨著ADC速度的提高,通過閃存轉換採樣的位數將會增加。

它們確實具有這些芯片的5倍(將其超頻至100Mhz),並且它們通過CPLD進行精確的換向,您可以在其中將延遲降低至皮秒。
那講得通。它具有單通道1 Gs / s的能力,使用5x2通道進行10個採樣偏移。當您使用雙通道時,雙通道速率下降到2x 500Ms / s,每個通道獲得5個芯片中的每個芯片的1/2。
tbc0
2011-06-07 02:33:48 UTC
view on stackexchange narkive permalink

Jodes,您的評論說您已經找到了答案,但是該解決方案比Flash ADC的功能更多。看看安捷倫的應用筆記,“ 實現大於16 GHz的示波器帶寬的技術”。我曾經在那個校園工作(但並不聲稱擁有詳細的示波器經驗)。位於科羅拉多斯普林斯的安捷倫是與數千兆赫茲信號處理相關的全球知識中心。他們從事的32GHz解決方案工作,並於去年開始發貨。進行信號處理的有源探頭和微電子設備非常複雜。查閱與安捷倫Infiniium 90000 X系列高性能DSO和DSA示波器有關的整個文檔庫。谷歌它-URL很醜陋,我不確定他們是否提供到圖書館頁面的永久鏈接。您可能還想看看相關專利。

9年後,是德科技繼續使用安捷倫示波器。他們的最新規格是110 GHz。我聽說它仍然是最快的。頻域相同。
Hans
2011-06-07 02:43:47 UTC
view on stackexchange narkive permalink

示波器製造商以“等效採樣率”做廣告。這不是實時採樣率。這是通過使用多個週期的採樣並在信號的不同時刻進行採樣來完成的採樣率。結合這些,您將獲得更高的“等效採樣率”。因此,如果您有100MSPS ADC並執行10次(確實很糟糕!),您將獲得1GSPS。

這很糟糕,因為它假定您的信號是周期性的,而並非總是如此。

示波器的重要一點是“單次”採樣率。它也是您可能會使用的功能(例如捕獲階躍響應),或者仔細觀察非跳舞波形。它指示了硬件的功能,而不是由軟件“拋光”的。硬件可以交錯使用,即使用多個高速ADC並在適當的時間對“開始轉換”信號進行計時。這也是為什麼某些示波器在單通道模式下比雙通道具有更高的採樣率的原因。典型的PIC18系列僅具有1個ADC轉換器,但是具有多個通道(使用模擬MUX完成)。

此外,專用ADC芯片可以快很多,快很多。 100MSPS不太難找到。看看這裡,美國國家半導體將這些廣告宣傳為超高速。我不知道它們是如何工作的,我已經看到3GSPS的已經使用了內部交錯。

http://www.national.com/en/adc/ultra_high_speed_adc.html

這值得更多的選票-與模擬示波器相比,DSO可以使市場部門在規格方面擁有太多的創造力。
如今價格低廉的1 GS / s示波器實際上以單通道模式以該速率進行實時採樣-其他答案解釋瞭如何通過使用幾個採樣/保持帶寬遠高於其轉換速率的相位交錯ADC來完成採樣。
我認為規範的創造力並沒有這個答案所暗示的那麼多。僅舉一個例子,Rigol,[根本不宣傳其低端示波器上的”等效採樣率”](https://www.rigolna.com/products/digital-oscilloscopes/1000z/),因為他們沒有甚至沒有進行等時採樣;他們非常清楚自己提供的匯率是實時匯率,並且可以與競爭對手示波器上的實時匯率進行比較。
tylerl
2013-02-18 01:56:23 UTC
view on stackexchange narkive permalink

喬提到的Rigol 1052E是一個很好的例子,說明瞭如何高效而廉價地進行此操作。它使用了一堆獨立的ADC,所有這些ADC的採樣率均較低,並且彼此之間的時鐘不同步。這樣,樣本便以輪循方式從每個ADC提取。

很顯然,您的計時必須非常精確才能做到這一點,而且看來1025E使用PLD來做到這一點-並且考慮到同一塊板在與處理輸入信號相關的FPGA上,似乎增加了PLD(功能不那麼強大,但內部路由卻更可預測),因為它能夠以非常精確的時序生成和處理信號。

Donald Murray
2016-01-18 05:16:38 UTC
view on stackexchange narkive permalink

它們將多個ADC與時鐘互為交錯,從而使單個ADC的採樣率達到5倍。具有與被測信號異相的採樣時鐘,因此在連續採樣中,雖然以該波形的不同周期進行採樣,但波形的不同部分也被採樣了。然後,在獲取足夠的樣本後,如果它們可以確定所測量波形的基頻(則更容易做到),則可以重構信號。有道理嗎?



該問答將自動從英語翻譯而來。原始內容可在stackexchange上找到,我們感謝它分發的cc by-sa 3.0許可。
Loading...