讓我們看看這個iPhone PCB。

請注意，沒有痕跡，只有填充有設備的焊盤在兩側到處都緊挨著。

這是HDI（高密度互連）。

這很整潔。基本上，您需要支付額外的費用，才能在一側或兩側的1-2個外層上蝕刻極小的特徵。內層通常還是電源和接地層，通常使用便宜的常規工藝進行蝕刻。

微小的微孔被激光打入焊盤，以將表面連接到下一個高密度層。還有盲孔和埋孔。

簡化過程...標準PCB的主要問題是通孔。他們遍歷整個董事會，吞噬了所有層的空間。您可以根據需要添加圖層，但是它們仍然充滿漏洞！而且價格昂貴。您不能將通孔縮小到小於鑽頭尺寸的範圍，並且鑽頭必須足夠堅韌，才能實際...知道，在不破壞的情況下鑽整塊板...因此它不能太小。此外，所有內容都必須正確對齊和註冊。精密的東西並不便宜。

但是，微孔僅穿過一兩層非常薄的層，因此可以用激光鑽孔，並且孔可以小得多。這些以及盲孔/埋孔可釋放其他層上的空間，並允許佈線更多的走線，並在兩側放置元件。

使用這些技術，每個層都可以做更多的事情。

我不知道您要查看哪個板，但是絕對可以在經濟上可行的情況下使用較高的層數。您最近看過PC或手機的主板嗎？我經常從事具有6到12層PCB的緊湊型專用產品的研究。尤其是，高引腳數的BGA封裝僅需要一定數量的層即可將內部球連接（也稱為“扇形”）。

但是您的部分問題沒有道理。通常，您不能將具有四層的10平方英寸的板替換為具有8層的5平方英寸的板-它不能那樣工作。請記住，組件只能安裝在外部的兩層上，這對PCB的面積設置了一個下限。這些組件與內層佈線之間的連接需要過孔，這些過孔也會佔用外層的面積。盲孔和埋孔可在某種程度上減輕佈線所需的面積，但它們也增加了額外的處理步驟，並增加了電路板成本。

在許多情況下，電路板的尺寸取決於組件數量，而取決於外部連接器的位置等，從包裝（和用戶體驗）的角度來看，這最有意義。例如，如果使用單個“超大” PCB從盒子的前部一直延伸到盒子的後部，這可能是有道理的，如果這樣可以避免製作兩個單獨的組件並在它們之間進行佈線的開銷。然後，設計人員具有“豪華”的功能，可以將組件分散一點並使用更少的層。使用這種方法，最終BOM成本通常最低。

響應您對IC設計的編輯：實際上，IC僅具有一層有源組件，這比兩面PCB的限制更為嚴格。但是，有源層的最小特徵尺寸通常比上面的金屬佈線層的最小特徵尺寸小得多，因此具有多個佈線層具有很大的好處。

限制因素成為一個事實，即從任何佈線層到有源層的通孔都必須穿過所有下部佈線層，從而限制了實際上可以在這些下部層上進行的佈線數量。因此，最低層傾向於僅用於“最本地”連接，而高層則用於更遠距離的連接和全局連接，例如電源和時鐘信號。

作為印刷電路板設計師，我可以說這一切都取決於成本。 我已經設計了多達56層的電路板，但這是一個非常特殊的情況，因為成本與性能無關緊要。 另一個限制是板的厚度。所使用的層壓板只能很薄，當您將所有層添加到14-16層以上時，板的厚度開始超過1.6mm的標準，而對於我設計的56層板，其厚度超過5毫米如果要使用通孔組件，則會遇到以下問題：這些部件的引腳長度設計為適合厚度不大於2mm的電路板；如果超過此長度，則將沒有足夠的引腳可焊接，因此會失敗通過IPC的組裝質量標準。 另一種選擇是選擇引腳長度較長（不多）或定制（$$$）的零件。

在IC設計中，層的概念略有不同，因為製造主要是通過沉積進行的，但是以與PCB相同的方式，每一層都增加了製造時間，因此增加了成本。

，我們要做。PCB的厚度要厚16層（如果不是很厚的話）。

IC是一層晶體管，然後在頂部是16-32層導線。
2.5 d IC是彼此疊置的堆疊，矽晶片之間具有互連。
3-d IC實際上會具有多層晶體管，但是我不確定有很多製造商這樣做。

試圖將層次降到最低的主要原因僅僅是成本。當您製造很多東西時，每一分錢都會花費。更多的層=更多的時間和更多的成本。當您需要這些圖層時，就需要它們，如果您有綠色，它們就會在您身邊。

降低成本是主要原因。

在80年代中期的大型機中，我們的母公司購買了一個20萬平方英尺的工廠，該工廠製造了50層MOBO大小的微網格軌道，這些印刷機的壓力巨大，更不用說裝滿液體金化學物質的大型垃圾桶大桶了，可以完全浸泡電鍍。

過去我每個月都購買R&D的PCB，而批量生產的成本估算可以減少到幾行規格，基本上就是銅的總重量或厚度和麵積*層數。因此，增加層數會增加成本，除非更薄。增加的成本超出了佈線規範，孔的數量和尺寸，並且在正常的8/8密耳以下，現在下降到了3/3百萬。

在性能上替換大型機的成本就像高端PC，僅花費大型機所有權的0.02％。

在我看來，90年代的經驗法則是在1盎司銅的所有層上每平方5美分

兩層（帶PTH）解決了一個問題：如果不利用某些組件（或電橋/零歐姆/ ...）穿過它，走線就無法跨越。

有3層解決的問題：低電平或高頻信號走線的接地迴路與走線本身的走線不同，從而導致接地環路，不確定的走線阻抗，電感耦合和不良屏蔽。接地層或多或少等於完全平行的接地迴路走線（因為它形成了最低電感環路）。

有4層解決的問題：配電佈線佔用了信號走線的空間並增加了複雜性。

5層解決了一個問題：低電平或RF模擬電路與數字（脈衝）和/或電源電路共享一個地，而由後者引起的最小的地移會被前者嚴重放大。

除此之外，其他一切都只是為了滿足額外的複雜性和/或額外的電源軌...

製成的最薄的PCB預浸料每層大約2密耳，因此超過30-32層（且無芯）的板材將需要比通常的1.6mm厚的板。

14層板與4層板每cm ^ 2的成本在數量100中約為5-6：1，在數量10中約為12：1，換句話說，安裝成本非常高，可變成本。

您只能使零件靠得很近，因此節省的成本是真實的，但數量有限，層數更高。還可以通過使用最小的封裝（例如BGA或芯片級封裝）和最小的無源器件（小於0201），使用非常細的線（例如3或4 mil），盲孔，埋孔，微孔來實現節省。 ，省去了指示符打印。這些東西中的每一個都花費更多，並且需要更高水平的技術才能達到相同的可靠性。

通常，相同連接的高層板的成本更高（在更多的接地層上性能可能會更好，因此我不說等效的功能）並且固定成本更高，因此在小批量生產中不太可能看到或便宜的設備。

智能手機是成本合理的一個例子，但是大多數產品不需要（或負擔不起）使用最小的IC和其他盡可能緊密地塞在一起的封裝。

據我了解，IC可能會使用許多（幾十個）金屬層進行連接（複雜的數字IC，例如CPU，可能有超過十億個晶體管，而不是簡單的模擬芯片）。

有很多因素決定了層數：

1。權力分配。

在中等複雜的板上看到6個或以上的電源軌並不少見。正確的分配可能是一個很大的挑戰（特別是如果存在高速鏈路，例如PCI Express，4倍甚至10倍光纖通道，Infiniband，10G以太網，SMPTE292或更快的速度）。

僅電源要求可能需要多層；我在14年前設計的Director類Infiniband交換機在交換節點板上的電壓為1.2V @ 100A。用於驅動平視顯示器的高亮度LED在〜4.5V時耗時15A。這些類型的需求可單獨推動多個電源和接地層。在這種情況下，8層電源並不少見。

2。高密度佈局。

除了層數之外，過孔也是成本驅動因素；如果可以減少通孔數量，則增加幾層的成本可能會更低。通孔的尺寸也會增加成本。儘管通常最小的0.3mm的孔尺寸通常不會增加太多成本，但絕對超過板厚的長寬比與8：1的通孔尺寸之比，肯定會因為製造商知道這將大大增加鑽頭的斷裂率。這有點像雞肉和雞蛋，因為增加層數 可能會增加最小孔的大小。

3。許多高速互連。

出於多種原因，高速線對在單層路由（僅通過兩端的突破）中最有效。考慮具有2個獨立DDR3 2100互連的PCB，32條PCI Express通道的速率為8Gb / s。所有這些都需要多個路由層。在混合信號（許多敏感模擬）環境中，這可能是非常具有挑戰性的。

我們當然選擇了最具成本效益的層數，但這通常不是最小可能的數，這可能會引入可靠性問題（讓人想起通過環形環尺寸的限制。

所以答案是層數由應用程序確定；如果我們能擺脫4層，那就太好了。通常這是不現實的。

實際上，高層計數是可能的，並已在某些應用中使用。

但是實際上，這取決於成本和可靠性。

您需要了解PCB製造過程才能真正掌握此方法。事實是，添加的每一層都增加了製造的堆疊無法通過功能測試的可能性。特別是，各層之間和各層之間的互連可能並且確實無法連接。因此，在製造過程中會產生大量的廢木板。層數越多，製造商的生產成本就越高，當然，成本也會傳遞給您。

此外，即使通過製造測試，這些互連在現場失敗的可能性也隨著層數的增加而顯著增加。

當然，添加另一層通常會更容易，尤其是使用當今的CAD工具，但是任何審慎的設計人員都在努力通過降低層數來降低成本並最大化PCB本身的可靠性。通常，這意味著需要進行少量的重新設計，巧妙的引腳分配，更改組件類型等。

決定添加另一層通常是不得已的選擇。