題:
什麼是工作電壓：5V，3.3V，2.5V，1.8V等
Thomas O
2010-11-08 15:38:38 UTC
view on stackexchange narkive permalink

集成電路似乎具有5V，3.3V，2.5V的標準電壓。 1.8V ...

  • 誰來決定這些電壓？
  • 為什麼較小的設備需要較低的電壓？
長話短說，電壓是由矽製造工藝決定的。隨著工藝尺寸變小，擊穿電壓也隨之減小，因此工作電壓也隨之減小（儘管還有許多其他工藝考慮因素）。
我只想指出，這裡的許多答案（甚至有些答案很多）都是“錯誤”的，或者至少是沒有根據的猜測。
@Fake名稱，然後用您的評論更正它們。
不確定5V，但JEDEC和半導體路線圖委員會的人員/公司可能會對某些較低的電壓提出爭議。
八 答案:
Eryk Sun
2010-11-08 19:58:31 UTC
view on stackexchange narkive permalink

隨著柵極幾何尺寸的縮小，需要較低的VDD。這樣可以防止損壞CMOS柵極氧化物並使洩漏最小化。當晶圓廠從0.5um切換到0.35um時，較薄的柵極只能處理高達3.6V的電勢。這導致電源電壓為3.3V +/- 10％。切換到0.18um，電壓進一步降低到1.8V +/- 10％。在最新的工藝中（例如45nm），柵極由高k電介質（例如半年）製成，以減少洩漏。

Andrzej
2010-11-08 22:25:31 UTC
view on stackexchange narkive permalink

這是多個因素的組合：

  • 約定-在為芯片提供相同電壓的情況下，設計系統更容易。更為重要的是，電源電壓決定了CMOS數字輸出的電壓電平和輸入的電壓閾值。芯片到芯片通信的標準曾經是5V，現在是3.3V，儘管最近出現了低壓擺幅串行通信接口的爆炸式增長。您可以說這裡是“行業”來決定電源電壓的。
  • CMOS製造工藝的局限性-隨著MOS晶體管的縮小，柵極絕緣材料的厚度和溝道長度也隨之縮小。結果，必須降低電源電壓以避免可靠性問題或損壞。為了在I / O接口上保持“方便”的電源電壓（例如3.3V-參見上文），這些單元使用的是與芯片核心不同（更大，更慢）的晶體管。
  • 功耗-在每一代工藝中，芯片可以容納多出2倍的晶體管，並以高出2倍的頻率運行（至少是這樣）。 -直到最近）-如果什麼也不做，則單位面積的功耗增加2 * 2 = 4倍。為了降低它，電源電壓與晶體管尺寸成比例（或正在按比例縮小），使功率/單位面積增加了2倍。在這裡，芯片設計師的聲音很重要。

最近情況變得更加複雜-由於固有的晶體管增益有限，電源電壓不易按比例縮小。該增益在晶體管通道的“導通”電阻（會限制開關速度）和“導通”電阻之間造成折衷（在給定的電源電壓下），導通電阻會限制電流通過開關通道的洩漏。這就是為什麼內核電源電壓穩定在1V左右，導致新數字IC芯片的速度增長得比以前慢得多，而功耗卻增長得比以前快的原因。如果考慮到製造工藝的可變性，情況會變得越來越糟-如果無法足夠準確地定位晶體管開關閾值電壓（並且隨著晶體管的變小，將變得非常困難），“導通” /“關斷”電阻之間的裕度就會消失。可變性是一個工程問題，因此至少在理論上是可以解決的，但是在獲得更好的器件之前，我們必須忍受MOS晶體管增益有限的問題。

“我想對你說一個字。一個字……你在聽嗎？”石墨烯。 MOSFET沒電了。高達100 GHz的石墨烯FET壽命長。
是的，石墨烯是有前途的。儘管如此，仍然有很多問題需要解決（在IC芯片中要做的最後一件事就是將每個晶體管一個接一個地放置）。
@eryksun-您發明了創建石墨烯晶圓並在其上進行光刻製造的工藝。我會為您做行銷。好？
-1
-1
“高達100 GHz”-那麼可能是50Mhz？
user1844
2010-11-08 17:56:09 UTC
view on stackexchange narkive permalink

通常選擇新電壓來使其與之前的電壓具有某種程度的兼容性。

3V3 CMOS輸出電平與5V TTL輸入兼容。

tcrosley
2010-11-08 18:47:43 UTC
view on stackexchange narkive permalink

電壓似乎遵循以下模式：

  • 3.3v = 2/3 of 5v
  • 2.5v = 1/2 of 5v
  • 1.8v =〜5v的1/3（1.7將接近1/3，這似乎是唯一的奇數）
  • 1.2v = 1/4 of 5v
如果您想這樣處理，我寧願從類似的角度考慮它，因為IC功能會縮小，每個縮小的因子為sqrt（2）/ 2。仍然不是完美的，但是在10％以內，它比任意分數更有意義：P
zebonaut
2010-11-08 17:39:30 UTC
view on stackexchange narkive permalink

“ 為什麼較小的設備需要較低的電壓？”較小的IC具有較少的表面來散熱。只要有一點在IC中的某個位置切換，就必須對電容器進行充電或放電（即CMOS晶體管的柵極電容）。儘管數字IC中的transisotr通常很小，但是有很多，所以這個問題仍然很重要。儲存在電容器中的能量等於0.5 * C * U ^ 2。兩倍的電壓將導致每個MOSFET柵極必須使用的能量的2 ^ 2 = 4倍。因此，即使從2.5V降到1.8V很小的步伐也將帶來可觀的改善。這就是為什麼IC設計人員數十年來不僅僅堅持5V電壓，而是等到該技術準備使用1.2V電壓，而是使用介於兩者之間的所有其他有趣電壓電平的原因。

Ron
2010-11-08 22:29:21 UTC
view on stackexchange narkive permalink

簡短的回答：TI的極客們是這樣說的，其他所有人也紛紛效仿，製造兼容或競爭的產品。

選擇了5伏作為抗噪性。早期的芯片是耗電量很大的器件，每次切換開關時都會在電源中引起紋波，設計人員可以通過在每個芯片的電源引腳上放置一個電容器來克服這些開關。即使這樣，額外的2.4伏裕量也為他們提供了緩衝，防止進入0.8V至2.2V的禁止區域。同樣，晶體管僅通過其操作就導致〜0.4 V電壓降。芯片上的組件之間的間距較小，因此需要較低的電壓以防止過度加熱，因為較高的電壓會穿過較薄的絕緣層。

如果電源阻抗相似，由開關引起的電壓波動是否與電源電壓成正比？
dren.dk
2010-11-08 16:04:42 UTC
view on stackexchange narkive permalink

由誰來決定IC的電壓由誰決定。

在過去，有人開始使用5V進行數字邏輯處理，並且卡住了很長時間，這主要是因為出售這種芯片的難度更大每個人在設計時都需要以5V運行的芯片時需要4V。

低：每個人傾向於使用相同電壓的原因與其說是他們選擇相同的工藝，不如說是這就是他們不想被使用其芯片的設計人員詛咒使用“異常”電壓的原因。

如果電壓更高，以一定速度切換信號會消耗更多功率，所以速度越高您需要較低的電壓來保持電流下降，這就是為什麼更快，更密集的現代電路傾向於使用比舊芯片更低的電壓。

許多芯片甚至使用3.3V的I / o和更低的電壓，例如內部內核的1.8V。

芯片設計人員知道1.8V是一個奇數電壓，通常會有一個內部穩壓器來提供內核電壓對於芯片本身，使設計人員不必產生內核電壓。

以雙電壓情況為例，看看運行在3.3V但內部具有2.5V電壓的ENC28J60。調節器。

dsPIC33F和PIC24F具有2.5V穩壓器來運行內核，某些AT32具有1.8V穩壓器。
但這不能解釋每個人如何選擇相同的電壓嗎？我知道製造商必須使用類似的電壓，但是為什麼他們首先要選擇它們呢？
我不知道，我的猜測是，IC設計人員在初次選擇電壓時，有每種特定的原因，但“每個人”似乎都使用相同電壓的最強烈原因是“每個人”都使用使用該電壓。
-1
AngryEE
2010-11-08 19:59:30 UTC
view on stackexchange narkive permalink

電壓由材料（無論如何是半導體材料）的物理特性和芯片製造中使用的過程決定。 （我希望我在這裡使用正確的術語...）不同類型的半導體具有不同的間隙電壓-本質上是“激活”它們的電壓。他們還可以優化芯片的結構，以使較低的電壓在進行佈局時能夠更可靠地工作（我相信）。

這並不是說較小的設備需要較低的電壓，這是他們設計的它們使用較小的電壓，因為較小的電壓意味著較少的散熱和可能更快的運行。如果只需要在0V至1.8V之間進行操作，則擁有10MHz時鐘信號會更容易。

不管Vdd如何，將柵極電容充電至0.9 * Vdd都需要2.3個時間常數。較小的柵極具有較小的電容，從而產生較短的RC時間常數和較小的0.5C * V ^ 2開關能量。此外，最小化較小柵極的洩漏電流需要較低的柵極電壓，這進一步降低了功耗。另一方面，較高的柵極電壓會增加扇出時的充電電流（時間常數R減小）。因此，超頻器會增加Vdd，這是以功耗和更精細的散熱為代價的。


ⓘ
該問答將自動從英語翻譯而來。原始內容可在stackexchange上找到，我們感謝它分發的cc by-sa 2.0許可。
Loading...