題:
您使用什麼過程來確保您的PCB可以首次使用?
aloishis89
2015-10-30 00:41:50 UTC
view on stackexchange narkive permalink

捕捉愚蠢錯誤和更微妙錯誤的最佳實踐是什麼?您是否對每種設計都進行了清單檢查?如果是這樣,那上面有什麼東西?

我對製成的PCB感興趣,就好像一位同事給您提供了原理圖和佈局以供審核,然後再將其發送出去進行製造。

>

你是什麼意思您是否在討論自製蝕刻板的工藝?或者如何避免在製造的PCB上出現錯誤?
剛果(金)幫助。讓另一位工程師審查委員會會有所幫助。同時,準備解決第一個原型中的問題,並將改進內容合併到第二個原型中。
-1
哦,就像“可以製造”清單一樣?
讓某人(而不是您自己)對所有連接器進行雙重甚至三重檢查-它們是否按照應有的方式進行了機械定向,並且已正確連接(插針走12345、6789或12345、9876)。
這種調查問題不適合該Q + A網站。
七 答案:
WhatRoughBeast
2015-10-30 00:53:52 UTC
view on stackexchange narkive permalink

最好的錯誤捕獲技術是將其展示給其他人,並逐步完成設計。您會驚奇您發現某件事顯而易見的頻率。

並且(與正確編寫代碼的情況相同),您要說明的其他人可以是您的家貓,甚至是仙人掌。Mabye用一塊大石頭也可以,但是我傾向於堅持使用生物。
-1
一般將其稱為同行評審,而在軟件中稱為代碼評審。
不,同行評審是其他人瀏覽代碼的過程,這也很有用,但肯定有所不同。
@KyranF這裡的貓很多,但仙人掌卻不多。
Karl Bielefeldt
2015-10-30 03:00:19 UTC
view on stackexchange narkive permalink

在工作中,我主要只是進行原理圖審查,這是不同的,並且有很多人專門研究過程的不同部分,並且有很多資源,但是在家裡,只有我和我真正 不想翻板:

  • 使用諸如DRC這樣的顯而易見的工具。
  • 花更多的時間並使佈局外觀很好在美學上令人愉悅時,問題往往會繼續存在。
  • 及早訂購組件,在紙張上打印佈局,並確保所有內容都適合併符合您的預期。
  • 不要忘記為連接器,外殼,控件,電纜和其他機械方面的考慮留出空間。
  • 在可能存在的修改和測試點的地方進行設計。無法110%確定該引腳是否需要連接到高電平或低電平?
  • 確定可以正確使用時,將其擱置幾天以進行其他操作,然後重新訪問它。這不如讓其他人進行審查那樣好,但是會為您提供全新的視角,這是下一個最好的選擇。
我以為#1是最好的秘訣,但後來我讀了#6。您不會相信接下來會發生什麼...;)
Loganf
2015-10-30 05:44:40 UTC
view on stackexchange narkive permalink

我將其限制為佈局,因為這是我對問題的理解,並且我假設您不是在尋找並非板子特定的標準錯誤(例如,最小走線和間距,與板子邊緣的間隙,有安裝孔等)。任何人都可以使用簡單的形式列出並檢查這些內容。我不知道微妙和愚蠢之間的區別,因為那在很大程度上取決於經驗。但是,以下內容對我有幫助。它們主要是習慣和一般的工作建議,而不是規則或過程。

  1. 在原理圖上有佈局說明。突出顯示高電流路徑,為所有重要內容提供合理的網絡名稱。在連接旁邊寫入所需的走線阻抗。像星點一樣繪製星點。像開爾文連接一樣畫開爾文連接。將去耦電容放在ic的電源引腳旁邊。

  2. 盡可能多地利用cad封裝設計規則。幾乎所有東西都可以在一個像樣的程序包中進行控制,我無法數出我目視檢查某個區域並確定其良好的次數,但是無論如何添加了規則,並在我未發現的其他地方發現了類似的違規情況。切勿建立無法通過drc的電路板。永遠不要打擾規則,因為它僅在一個實例中適用。使規則盡可能通用-除非必須,否則請勿在規則中使用標識符或網絡名稱。嘗試歸納到類和封裝引用。

  3. 正確獲取原理圖,不要偏離原理圖。如果要在佈局階段更改某些內容,請先將其固定在原理圖上,然後按照工作流程進行操作,以使一切保持同步。

  4. 良好的足跡庫管理至關重要。如果您使用的腳印未經官方批准,請自行檢查或優先繪製。不要相信來源不明的示意圖或原理圖符號。仔細檢查具有多個包裝選項的組件,尤其是在功能上不等效或不易使用的組件時。

  5. 使所有內容保持整潔。不允許有小缺陷,例如走線中的小扭結,或者沒有以45度步長繪製的倒銅,或者沒有完全對齊的電阻器。

  6. 如果cad支持,請使用盡可能精確的3d模型,並定期查看3d版本。養成看看可用的不同觀點的習慣。沿著原理圖旁邊分別查看每個網絡,然後思考發生了什麼。隔離地看每一層,並考慮銅的幾何形狀,是否有空白區域?所有的差距都統一嗎?看起來有些奇怪嗎?

  7. 計劃錯誤。嘗試用短棒紮根到銷子上,而不要繼續扎網-卸下銷子只需要一個切口,而不是2個切口和一條皮帶。不允許網在組件下消失。您需要物理訪問權限來剪切它們或向其中添加被遺忘的組件。在每個網絡上放置測試點。為其他零件增加空間。

  8. 指定鑽探圖上的所有內容。絕對一切。還有其餘的。

  9. ol>

    如果您正在查看其他人的作品,則主要使用6。但是也要使自己確信他們已經做了這些事情。即,自己運行drc,閱讀並了解規則,對照組件數據表檢查所有未經批准的封裝。確保您了解為什麼一切都是這樣。

    我認為這已經足夠長了...

Andy aka
2015-10-30 00:44:58 UTC
view on stackexchange narkive permalink
  1. 模擬模擬(我保守地認為,每個設計節省一個PCB迭代)
  2. 自己進行PCB佈局還是信任可以讀懂原理圖的人,否則可能會出什麼問題。 / li> ol>
在適當的應用程序(例如SPICE)中運行仿真絕對是到目前為止其他答案中所缺少的重要一點。
Ryan Jensen
2015-10-30 02:06:35 UTC
view on stackexchange narkive permalink

我強烈建議使用3D gerber文件查看器,例如 Mayhew Lab的3D Gerber Viewer

,這對於捕獲愚蠢/簡單的錯誤非常方便。 PCB佈局程序將允許您繪製 PCB,但大多數程序實際上並不允許您正確看到。使用3D gerber渲染器可讓您捕捉愚蠢的錯誤,例如...

  • “哦!我忘了填滿地面!”

  • “贊!這兩條跡線看起來太近了。”

  • “哇!這兩條跡線相互路由!”

這非常適合查看1或2面PCB。我不能為多層的PCB推薦任何東西。

在創建Gerber之前,您的DRC應該趕上最後兩種方式。
Abdella
2015-11-04 17:26:31 UTC
view on stackexchange narkive permalink

我使用Hank Wallace的 Electronics Design Checklist

它總結了在原理圖,PCB設計,PCB組裝,確保可測試性,可維護性等等。

Mister Mystère
2015-11-04 17:57:20 UTC
view on stackexchange narkive permalink

我發現,通過DRC的電路板與成功製造的電路板之間存在一些縫隙。

一些PCB房屋擁有一個自動化的在線工具,該工具可以分析Gerber和Excellon文件,並以“所見即所得”的方式來查看板的實際外觀。只需上傳一個.zip文件,等待2分鐘,然後使用該工具即可。

有鳥瞰圖和詳細視圖,都顯示了您在構建視圖上選擇的圖層。您在生成文件時忘記了一層嗎?製造商對層順序的理解不同嗎?您是否誤製作了負面作品?可以用這種方法回答很多問題。

該工具將檢查可製造性,測量最小寬度,間距,鑽頭和墊的直徑等,並在輸入錯誤要求時標記錯誤。在設計規則檢查器中(如果您在填寫規則時不能完全信任自己,為什麼要完全信任DRC?)。

獎金:它將為您提供固定價格,無需等待報價。您可以更改表面處理,電路板厚度等選項,並查看價格如何變化(這可以證明將製造“報價”(例如,從“原型”更改為“合併”)是合理的)。最近,我上傳了一塊沒有絲印的木板(故意),並且該工具標記為必須改變報價以避免支付五倍的價格。我從來沒有離開過他們。在董事會成功通過DRC之後,我無法統計發現該工具問題的次數。自從第一塊板以來,我的PCB本身就沒有任何問題,這是一種建立信心的好方法,可以使製造商確信它會正確處理。

enter image description here

我確信其他製造商也有類似的工具,您當然應該四處看看。我畢竟沒有Eurocircuits的股票。簡而言之,我可能會抱怨很多我不喜歡的事情,但是我確實讚揚我要讚揚作者的事情,並且因為這可能會給別人帶來很多麻煩。



該問答將自動從英語翻譯而來。原始內容可在stackexchange上找到,我們感謝它分發的cc by-sa 3.0許可。
Loading...