鎖存器和触發器之間有什麼區別？
我在想的是，鎖存器等效於觸發器，因為它用於存儲位並且也等效於一個也用於存儲數據的寄存器。但是在閱讀了互聯網上的一些文章之後，我發現基於邊沿觸發和電平敏感功能的鎖存器和触發器之間存在差異？
這是什麼意思？觸發器是否與鎖存器相同？
基本區別是門控或時鐘機制。例如，讓我們談談SR鎖存器和SR觸發器。
SR鎖存器看起來像這樣
如果將S設置為有效，則輸出Q將為高，而Q'將為低。這無關緊要。 （這是一個低電平有效電路，因此這裡的低電平有效意味著低電平，而對於高電平有效的高電平有效則意味著高電平）
SR觸發器（也稱為門控或時鐘SR鎖存器）如下所示。
在此電路中，僅當您提供有效的時鐘信號時，才更改輸出（即，更改存儲的數據）。否則，即使S或R處於活動狀態，數據也不會更改。該機制用於使電路和寄存器同步，從而不會不必要地更改數據。
一個觸發器是由兩個具有相反極性時鐘的背對背鎖存器構成的，從而形成一個主從拓撲。
鎖存器的類型與此約束無關（JK，SR，D，T），但是透明性由某個引腳（稱為時鐘或啟用或任何您喜歡的引腳）控制是很重要的。
SR鎖存器使每個人都陷入循環，因為最基本的設計始終是透明的。因此，一旦添加了時鐘使能，人們便開始將其稱為觸發器。好吧，不是。它是一個門鎖。但是，您可以從兩個門控SR鎖存器中構建一個SR觸發器：
或兩個JK鎖存器：
或兩個D鎖存器：
將時鐘引腳添加到鎖存器（SR或JK）並不會使其成為觸發器，而是使其成為門控鎖存器。將時鐘脈動到門鎖存器也不會使其成為觸發器。使其成為脈衝鎖存器（脈衝鎖存器描述）。
觸發器是邊沿觸發的，建立和保持時間均相對於該有效邊沿。傳統的觸發器不允許任何時間借用循環邊界，因為主從拓撲結構就像鎖死系統一樣，在活動時鐘處產生硬邊沿。
另一方面，將閂鎖設置為閂鎖的透明度，並按住直到閂鎖關閉。他們還允許在整個透明階段中藉用時間。這意味著如果一個半週期路徑較慢而另一半週期路徑較快；採用基於閂鎖的設計，慢速路徑可以將時間借入快速路徑週期。
當您需要從路徑中擠出每一皮秒的時間時，一個非常常見的設計技巧是將觸發器分開（分成兩個單獨的鎖存器）並在它們之間進行邏輯運算。
基本上，鎖存器和触發器的建立和保持時間完全不同；在如何處理循環邊界方面。如果您進行任何基於閂鎖的設計，則這一區別很重要。很多人（甚至在此站點上）也會將兩者混為一談。但是一旦您開始對它們進行計時，它們之間的差異就會變得清晰起來。
另請參閱：
編輯：
僅顯示了基於t門的D觸發器（請注意，它是由兩個具有相反相位時鐘的背靠背t門D鎖存器構建的。）
鎖存器在打開狀態下直接通過輸入數據，並在鎖存狀態下凍結輸出。鎖存器響應控制信號的電平 i>。
觸發器有多種類型，但基本上，這些觸發器會在邊緣 i>上改變狀態。控制信號，在某些情況下還包括數據輸入。經典的D型觸發器最像鎖存器，只是它僅在時鐘的特定邊沿上查看輸入，並在所有剩餘時間中凍結輸出。
鎖存器是雙穩態多諧振盪器的一個例子，即具有兩個穩定狀態的設備。
這些狀態是高輸出和低輸出。
鎖存器具有反饋路徑，因此信息可以被設備保留。
因此，鎖存器可以是存儲設備，並且只要設備通電就可以存儲一位數據。
顧名思義，鎖存器用於“鎖存”信息
閂鎖與觸發器非常相似，但是它們不是同步設備，並且不能像觸發器那樣在時鐘沿上操作。
觸發器是一種非常類似於鎖存器的設備，因為它是一個雙穩態誘變器，具有兩個狀態和一個允許其存儲位的反饋路徑鎖存器和触發器之間的區別在於鎖存器是異步的，並且輸入可以立即改變輸出（或至少在很小的傳播延遲之後）。
觸發器另一方面，觸發器則是邊沿觸發的，並且僅在控制信號從高到低或從低到高時才改變狀態。
這種區別是相對較新的並且不是正式的，許多權威機構仍在提及翻轉觸發器為鎖存器，反之亦然，但是為了清楚起見，這是一個有用的區分。
鎖存器和触發器之間的區別在於，只要存在使能信號，它們的輸出就會一直受到其輸入的影響。啟用它們後，其內容將在輸入更改時立即更改。觸發器的內容僅在使能信號的上升沿或下降沿改變。該使能信號控制時鐘信號。在時鐘的上升沿或下降沿之後，即使輸入發生變化，觸發器的內容也保持不變。
主要是預期用途有所不同。觸發器是一個通用概念，並且有多種變化-觸發方式，JK輸入或D等等。觸發器可用於計數器，移位寄存器以及有關觸發器的文本和在線文章中找到的所有其他用途。
鎖存器是一種特殊用途，其中給一組觸發器（我想可以少到一個）為布爾電平，並為其提供時鐘，然後將這些值恆定地保持在其輸出上。可以說是二進制值的快照。除了輸入新的時鐘或清除鎖存器（這意味著將所有輸出都設置為零）外，輸出值不會發生變化。
D型觸發器是顯而易見的選擇，但正是您選擇使用或如何觸發它對於鎖存器的概念並不重要，即使在您正在設計或使用的特定電路或芯片中很重要。
透明鎖存器是具有數據輸入和控制輸入的設備。控制輸入具有兩個狀態，可以稱為“跟踪”和“保持”。有些設備會將控制輸入上的“高電平”視為“跟踪”，將低電平輸入視為“保持”。其他人則相反。每當控制輸入處於“跟踪”狀態時，輸出的狀態就會連續嘗試跟隨數據輸入的狀態（在數據輸入更改和輸出反映更改之間存在短暫的延遲）。如果控制輸入從“跟踪”狀態變為“保持”狀態，只要對數據輸入的最後一次更改有機會到達輸出，則輸出將保持其值，直到控制輸入變為零為止。返回到“跟踪”狀態。
儘管透明閂鎖可以以多種方式使用，但了解至少兩種使用場景非常重要。在一種情況下，鎖存器用於將有時會保留有效數據，有時會保留無效數據的信號轉換為始終會保留有效數據的信號。只要數據輸入可能與所需的輸出數據都不匹配，就可以將鎖存器保持在“保持”狀態。要更改鎖存的數據，可以將所需的數據放在輸入上，然後將鎖存器短暫地設置為“跟踪”狀態，然後再回到“保持”狀態，請注意，當“保持”信號有效。這種佈置可以用於例如。控制64使用八個控制信號和八個數據信號輸出。每個控制信號操作八個鎖存器，其中一個鎖存器連接到八個數據信號中的每個。人們可以像鎖存器一樣容易地使用邊沿觸發的觸發器，但是鎖存器的電路要簡單一些。請注意，在這種情況下，沿邊沿觸發的觸發器最好在從“保持”到“跟踪”的過渡時觸發。
在第二種使用情況下，輸入在鎖存器切換為“透明”時可能沒有意義，但在鎖存器切換為“保持”之前將變得有意義。如果使用其輸出的設備直到鎖存器切換到“保持”狀態後才關心其狀態，那麼此時將是數據輸入的狀態，該狀態將被饋送到輸出。在這種情況下，一個人可以使用邊沿觸發的觸發器，但是它必須在從“跟踪”到“保持”的轉變時觸發。注意，如果輸入到鎖存器的數據在從“保持”過渡到“磁道”之前的相當長的時間內變得有效，則輸出也將如此。相比之下，觸發器的輸出僅在時鐘改變時才有效。
主要區別在於鎖存器是電平觸發的，在JK-latch和T-latch中出現了競合條件，而在JK-FF和T-FF中沒有競合條件。並且觸發器是邊沿觸發的，因此沒有在FF條件下比賽。
鎖存器和触發器之間的主要區別在於，對於鎖存器，只要使能信號有效，其輸出便會不斷受到其輸入的影響。換句話說，啟用它們後，其內容將在輸入更改時立即更改。另一方面，觸發器的內容僅在使能信號的上升沿或下降沿改變。該使能信號通常是控制時鐘信號。在時鐘的上升沿或下降沿之後，即使輸入發生變化，觸發器的內容也保持不變