CMOS（互補金屬氧化物半導體）邏輯具有許多理想的特性：

1. 高輸入阻抗。輸入信號是驅動電極，在驅動電極之間以及它們所控制的物質之間有一層絕緣層（金屬氧化物）。這給了他們少量的電容，但實際上是無限的電阻。保持在一個水平的CMOS輸入中的電流流入或流出只是洩漏，通常為1 µA或更少。

2. 輸出主動驅動兩種方式。

3. 輸出幾乎是軌到軌的。

4. CMOS邏輯在固定狀態下消耗的功率很小。電流消耗來自開關，因為這些電容器被充電和放電。即使這樣，與其他邏輯類型相比，它具有良好的速度/功率比。

5. CMOS門非常簡單。基本的門是一個反相器，它只有兩個晶體管。再加上低功耗，使其非常適合密集集成。或者相反，您會獲得很多有關大小，成本和功耗的邏輯。

   ol>

指的是在IC上如何構建門。 CMOS代表互補MOS（金屬氧化物半導體），它同時使用PMOS和NMOS（即互補）來構建邏輯。
CMOS速度快，扇出量大且耗電少

其他系列包括TTL（晶體管-晶體管邏輯，仍使用NPN / PNP），ECL（發射極耦合邏輯-快速但消耗大量功率-仍以各種形式使用）DTL（二極管晶體管邏輯-舊的）和RTL（電阻晶體管邏輯（舊的）

“ CMOS兼容”或“ TTL兼容”通常用於描述邏輯1和0所需的電壓電平。

Oli和Olin解釋了CMOS的優勢，但讓我退後一步。

TL：DR：互補邏輯可實現軌到軌輸出電壓擺幅，而MOSFET晶體管非常適合具有一些非常有用的屬性（與BJT相比）的可擴展技術（可以在小表面上獲得數十億個晶體管）。

為什麼要使用CMOS？

需要互補柵是由於最簡單的門概念是基於上拉和下拉概念的事實；這意味著有一個設備（一個晶體管或一組晶體管）將輸出拉高（到“ 1”），另一個設備將其拉低（到“ 0”）。

增強功能nMOS是性能最好的MOSFET，它需要一個\ $ V_ {GS} >V_T>0.7V \ $才能導通並允許電流流過。出於這個原因，它可以用作下拉器件，但不能像上拉器件那樣工作（在允許輸出電壓升至VDD之前它會關閉）。因此，使用pMOS的想法會變得更糟（因為空穴的移動速度比電子慢，但這是另一回事了），但完美地起到了上拉的作用。

如此互補（'C'在CMOS中），因為您使用的兩個設備的行為相反，因此是互補的。然後，邏輯反轉了，因為下拉的nMOS需要高輸入電壓（'1'）才能接通，而pMOS需要低輸入電壓（'0'）。

為什麼MOS很好？ ？

還有一些其他信息：正如Olin所說，MOSFET技術普及的主要原因是它是一種平面器件，這意味著它適合在半導體表面上製造。

這是因為，如您在圖中所看到的，構建一個MOSFET（這是一個n溝道，同一襯底中的p溝道需要一個額外的摻雜區域，稱為n阱），基本上是由摻雜兩個n +區域並沉積柵極和触點（非常簡化）。

如今的BJT晶體管也採用類似MOS的技術製成，這意味著在表面上進行“蝕刻”，但是基本上它們由三層不同摻雜的半導體組成，因此它們主要用於分立技術。實際上，它們的構建方式是在矽的不同深度創建這三層，並且（僅是一個想法），在最近的技術中，它們佔據平方微米級左右的面積，而MOS晶體管可以內置<20 nm技術（定期更新此值），總面積可以小於100nm²左右。 （右圖）

因此，您可以看到，除其他特性外，MOSFET晶體管（在當今的技術中）更適合於實現大規模集成，或稱VLSI。

無論如何，雙極性晶體管由於具有更好的線性特性而仍被廣泛用於模擬電子產品。同樣，BJT比採用相同技術製造的MOSFET更快（僅與晶體管尺寸相同）。

CMOS與MOS

請注意，CMOS不等同於MOS：因為C是“互補”的，它是MOS門的一種特殊配置（即使廣泛使用），而高速電路通常使用動態邏輯，目的是從根本上減少門的輸入電容。實際上，試圖將技術推向極限，在輸入端具有兩個柵極電容（如CMOS一樣）是導致性能下降的原因。您可以說增加上一階段提供的電流就足夠了，但是舉個例子，2倍的充電速度需要2倍的充電電流，這意味著2倍的電導率（這是2倍的通道寬度實現的），而且-令人驚訝的是-將兩倍輸入電容。

其他拓撲，例如傳輸晶體管邏輯，可以簡化某些門的結構，有時甚至可以提高速度。

關於接口

不斷變化的話題，在談論微控制器和接口時，請務必記住，CMOS門的高輸入阻抗對於確保輸入/輸出引腳永不懸空非常重要（如果有保護，則在內部保證） ，因為它們的柵極可能會受到外部噪聲的影響，並具有無法預測的值（可能會閂鎖和損壞）。因此，說明具有CMOS特性的設備也應向您提供這一建議。

如果您知道在CMOS出現之前或CMOS速度足夠快之前就存在的替代品，您將了解這是一項偉大的技術。

替代品是TTL，LS-TTL，P -或NMOS。

在沒有CMOS技術的低功耗的情況下，當前的微型處理器甚至都無法接近實際使用。

如今，CMOS微處理器具有功率密度（每個芯片的功耗）想像一下替代技術的功率密度會高100到1000倍。

僅添加到其他人已經回答的問題上，芯片製造商宣傳其零件的原因之一就是與CMOS兼容，或者俱有實際的CMOS輸出，這意味著您可以將他們的芯片與所有其他CMOS一起使用和CMOS兼容芯片。

例如，如果您具有帶有CMOS I / O引腳的微控制器或FPGA，則可以將其與CMOS膠合邏輯芯片，CMOS EEPROM或CMOS ADC一起使用。 。所有這些部件都使用標準化的接口意味著您（大多數情況下）知道您可以將它們相互掛鉤，並且它們會起作用。

CMOS的一大優勢是與其他技術相比，它使用的功率更少。 CMOS設計的靜態功耗幾乎為零。僅在過渡期間，CMOS才會使用不可忽略的電量，但即使如此，由於CMOS快速地 切換，它仍然非常小，對於最快的實際設計而言，其皮秒的數量級。 （這就是為什麼微控制器在更高的時鐘頻率下消耗更多功率的原因，因為更高的頻率意味著更頻繁的轉換。）

所有這些都意味著更少的廢熱和更密集的集成電路（即，相同功能的IC佔地面積更小）。如果您的設備大部分時間都使用電池供電，或者必須盡可能小（例如智能手機），那麼這將是一個巨大的勝利。

基本上，我們將邏輯家族分為兩種類型：1）單極邏輯家族 2）Bipol邏輯系列 該系列的IC使用諸如MOSFET之類的單極器件構造，因此也稱為has mos邏輯系列 例1）PMOS 2）NMOS 3）CMOS