題:
儲能電容器附近的去耦電容器有什麼用？
user17592
2013-02-27 23:56:06 UTC
view on stackexchange narkive permalink

我已經看到一些使用去耦電容器以及儲能電容器的電路，例如C4和C5：

enter image description here

閱讀有關去耦電容器的信息，對我來說，似乎是為了消除電源電壓中的小波動。然後我想-不是不是儲液電容器的目的嗎？如果儲能電容器能夠濾除大的波動，為什麼不能將其濾除？

所以我覺得我在這裡有一個基本的誤解。當我們假設將兩個去耦電容器均等地放置在功耗部分附近時，其去耦電容器的目的是什麼？還是去耦電容器的唯一優點是它更小，因此可以更容易地放置在功耗部分附近？

卡米爾，不用擔心。正如@m.Alin所說，最好等一天左右，看看收集到的答案，然後再決定要接受的答案。我知道我經常跳過那些已經接受答案的問題，因為它們“完成”了，我的時間最好花在其他地方。我希望其他人也這樣做。不要忘了以後接受我的回答:-)
幾乎重複的問題：http://electronics.stackexchange.com/questions/25280/will-a-0402-0-01uf-cer-cap-next-to-a-0402-0-1uf-cer-cap-have -任何電源-decouplin /
閱讀答案時，請記住您可以在0402封裝中獲得0.1 uF的陶瓷電容，但是100 uF的電容可能是A尺寸或更大的電解電容。
相關http://electronics.stackexchange.com/q/3879/142
相關：http://electronics.stackexchange.com/q/21686/17592
五 答案:
Kvegaoro
2013-02-28 00:08:40 UTC
view on stackexchange narkive permalink

這樣做的最可能原因是，在現實生活中，電容器沒有無限的帶寬。通常，如下圖所示，電容器的電容越高，對高頻的反應就越小，而小容量的電容器對高頻的反應則更好。只需將兩個不同值的電容器一起使用以改善濾波響應。

Graph of impedance vs. frequency for various capacitors

這是一個不錯的圖表。我想知道100uf會是什麼樣（看起來好像沒有必要使用100nf上限！）。而且，圖形從何而來？
-1
-1
沒錯，@BobbiBennett是正確的，將100nF與2.2uF進行比較似乎幾乎沒有優勢。但是，請記住，這是對數圖，因此優勢比您說的要大。同樣，100nF的大小可能是一個優勢。
此圖顯示了同一包裝中的不同值。 100 uF可能會採用更大的封裝，因此電感曲線將更靠近左側。較小的封裝中可能提供0.1 uF，這將使其感應曲線進一步向右移動。
Olin Lathrop
2013-02-28 00:09:57 UTC
view on stackexchange narkive permalink

正如您所說，去耦蓋和電源大容量存儲蓋有兩個不同的用途。您是正確的，因為去耦電容的頂蓋必須在物理上接近其去耦電容的消耗者。大容量封頂可以處理低頻電流，因此可以位於電網上的任何位置。

但是，您所做的錯誤假設是假設原理圖放置暗示物理放置。沒有。在 good 示意圖中，物理放置會有一些提示。在這種情況下，我們無法確定去耦電容器（C5）是否在物理上靠近IC1（應該在哪裡）。

我個人不會出於這種原因親自繪製原理圖，我認為這樣做是不負責任的。但是，原理圖捕獲軟件將以任何一種方式生成相同的網表，因此細節實際上取決於放置。沒有電路板佈局圖，您根本無法分辨。我通常在物理上將去耦帽靠近其部分繪製，以暗示這是我想要的並且已經考慮了。我在談論如何在 https://electronics.stackexchange.com/a/28255/4512繪製良好的原理圖時提到了一個問題。不幸的是，有一個問題許多錯誤繪製的原理圖。

可以肯定有很多繪製不好的原理圖，但是我希望一個好的電路板設計者知道如何佈置旁路電容，而不管原理圖上的物理位置如何。將旁通蓋放置在組件附近有時會有所幫助，但在其他情況下，只會增加混亂。
@Supe:只要電路板設計師知道它們應該是旁路帽。如果您不以某種方式指出這一點，那就是您的機會。有時旁通蓋會增加混亂，您可以將它們放在角落，但是至少要在此處放一個說明來說明。
當耦合和去耦問題對於設計的性能至關重要時，我永遠不會假設電路板設計師會在不明確告知的情況下知道如何處理佈局。僅僅指出這一點就對奧林的答案+1。 -1為超級貓建議任何不同的內容。 （壞貓！）
當我們說旁路電容器應該在附近時，該距離實際上會對其產生多大的影響？是否進行了任何研究或測試？主要問題是走線的電阻還是走線的電容或其他東西？是否可以最大程度地減少EM干擾？
@midn:主要問題是走線的電感。
Neutrino
2013-04-21 21:33:09 UTC
view on stackexchange narkive permalink

當兩個或多個不同值的去耦電容器並聯使用時，有必要考慮兩個網絡之間發生的並聯諧振。

克萊頓·保羅（Clayton Paul）描述了這種現象。考慮具有相同值的電容器C1，C2和具有寄生L1和L2的C1 >> C2的並聯耦合，大約相同的L1 = L2（圖1.A）。

Fig.1

我們假設\ $ f_1 \ $是電容器C1與電感器L1諧振的頻率，\ $ f_2 \ $是電容器C2與電感器L2諧振的頻率。

在頻率\ $ f_1 \ $下，兩個網絡看起來都是電容性的，總電容等於兩個電容器的總和。在\ $ f_1 \ $以下的頻率處，這改善了（很少）去耦。

在\ $ f_2 \ $以上，兩個網絡看起來都是電感性的，總電感等於並聯的兩個電感器，或者電感的一半這樣可以改善在高於\ $ f_2 \ $的頻率下的去耦。

在兩個網絡的諧振頻率之間（\ $ f_1 < f < f_2 \ $），兩個網絡的等效電路為一個與​​電感並聯的電容器，如圖1.b所示（並聯諧振電路）。這會產生共振（圖2），當元件的公差超過50％時會成為問題。

Enter image description here

因此，我們可以得出這樣的結論：在高於和低於兩個電容器網絡都諧振的頻率處改善了頻率。
由於並聯諧振網絡引起的阻抗尖峰，在這兩個諧振頻率之間的某些頻率下，去耦實際上會更差。不好。

jippie
2013-02-28 00:07:08 UTC
view on stackexchange narkive permalink

小型電容器和大型電解電容器的主要區別在於它們的頻率響應。電解電容器的較高頻率規格較差，並且可能會由於受到高頻噪聲的壓力而最終失效。反過來，電解電容器僅部分過濾的高頻很可能在放大器的可聽範圍內。

較小的電容器很容易過濾高頻噪聲，但是當它吸收高頻噪聲時，其影響很小涉及低頻市電電源紋波濾波。

placeholder
2013-02-28 00:11:53 UTC
view on stackexchange narkive permalink

並非所有電容器都具有相同的性能...較大的大容量電容器由於ESR和ESL（等效串聯電阻和電感）而無法快速響應，這取決於其組成。

有當然，您可以像您提到的那樣具有接近的能力，但總的來說，好的方案將使您與電路的距離越遠，電容越大，越慢且電容越大。如果做得好，相應的需要處理的頻率也會下降。

這種分層縮放方案在IC內部繼續進行，關鍵節點具有用於高頻事件的本地電容器。當然，裡面的這些蓋子是最昂貴和最小的。



ⓘ
該問答將自動從英語翻譯而來。原始內容可在stackexchange上找到，我們感謝它分發的cc by-sa 3.0許可。
Loading...