公約?
更容易實現嗎?
另一個原因?
是否存在諸如微控制器上的MCLR或RESET之類的低電平有效原因?就是說,您必須拉低它們以重置IC,然後拉高它們以“運行” IC。
我很好奇,因為這會給我帶來一些問題。如果它是高電平有效,在某些情況下,我可以避免使用MCLR上的電容器,而只需處理一個下拉電阻。看來只會增加複雜性。
公約?
更容易實現嗎?
另一個原因?
是否存在諸如微控制器上的MCLR或RESET之類的低電平有效原因?就是說,您必須拉低它們以重置IC,然後拉高它們以“運行” IC。
我很好奇,因為這會給我帶來一些問題。如果它是高電平有效,在某些情況下,我可以避免使用MCLR上的電容器,而只需處理一個下拉電阻。看來只會增加複雜性。
看看加電期間發生的情況:Vcc上升到足以使一切正常工作的程度。但是,這一點尚未明確定義,並且可能因設備而異。不使用此電壓來重置控制器是有道理的。
但是,不管Vcc多少,都保持低電平很容易。畢竟,在您打開電源的那一刻復位就已經有效,因為那時候一切都處於低電平。
編輯
下圖說明了復位控制器(ic a MC34064)的輸出電壓如何保持低直到Vcc足夠高到具有完整的穩定的微控制器。
維基百科說:
電子設備中的許多控制信號都是低電平有效信號(通常是複位線,芯片選擇線,很快就會出現)。這是由於以下事實:大多數邏輯系列所消耗的電流多於其所能提供的電流,沙發故障和抗擾性均得到提高。如果邏輯門是帶上拉電阻的集電極開/漏極開路,則它也允許採用“線或”邏輯。例如I²C總線,控制器局域網(CAN)和PCI本地總線。在某些串行端口上使用的RS232信號使用低電平有效信號。
除了Igor的回答外,使用低有效信號還有兩個小原因:
除了可用的灌電流大於源電流之外, TTL電路產生的接近地面的電壓 (恰好是Vce壓降)比接近Vcc的電壓(Vbe壓降+通常多一點)更容易。
外部無源電路(例如按鈕或限位開關)更容易安全地產生低電平有效信號:只需在接收端使用上拉電阻,並在外部源端上使電路短路到地電位的節點。如果使用高電平有效信號,則需要使Vcc可用於這些外部電路,這有可能使Vcc節點接地短路。
在低電平時吸收更多信號,而低電平有效信號通常可以追溯到TTL時代-現在這只是一個常見的約定。沒有理由更改它。
由共享公共接地的不同電源為系統的不同部分供電並不少見。這可能是因為某些零件需要3.3伏,而另一些零件則需要2.0或5.0,因為某些零件可能需要與其他零件分開打開和關閉電源,因為某些零件可能會在其電源上產生一定程度的電噪聲,而其他零件則無法在某些情況下,產生復位的電路可能無法運行或由與操作CPU相同的電源來控制。如果正在使用低電平有效的複位,並且CPU可以承受高於VDD的電壓電平,或者復位線可能會由於CPU電源上的某些東西而被弱拉高,則將復位發生器與CPU的電源不同並不是問題。
舉一個簡單的例子,假設一個3伏CPU與5伏芯片接口。如果VDD降到4.75伏以下,則外部電路將以任意方式發生故障,並且在電壓升至該點以上後,需要重新初始化。如果主電源電壓降至3伏,CPU本身也許可以很好地運行代碼,但是可能無法做任何有用的事情。確保在VDD升高到4.75伏以上後初始化外部硬件的最簡單方法是,只要VDD低於該點,就復位CPU。最簡單的方法是使用集電極開路復位芯片和被動上拉至CPU VDD。
處理該復位方法的唯一缺點是,無源上拉會在系統復位時連續消耗電流。在由電源供電的系統中,儲能設備[電容器]的消耗應完全乾燥而不會造成損壞。但是,在由可充電電池供電的系統中,從放電的電池中消耗電流可能會導致過度磨損。即使在使用一次性電池供電的系統中,持續消耗電流也可能會不合需要地增加電池“洩氣”的風險。