文章似乎很混亂：文本和數字不匹配。我將在此處嘗試提供與此處相同的三個原理圖，並希望提供更匹配的說明。

假設U1是您的微控制器，P1是配置為輸入的I / O引腳。 （實際上，它可以是任何邏輯門。）與U1的其他連接並不重要，因此未顯示，但假定它具有電源連接和其他必需品。

（1）如果按下按鈕，則端口P1接地，並且將感測到低邏輯電平。但是當釋放按鈕時，該端口未在任何地方連接，而是浮動。沒有確定的電壓，因此即使很小的噪聲也可能導致數字輸入從一個值切換到另一個值。它還可能會振盪，並導致功耗增加。不好。

（2）現在，當未按 鍵時，該端口將感覺到高電平，因為它直接連接到Vcc。但是，如果按下該按鈕，則Vcc會接地短路，電源可能會燒毀。更糟的是。

（3）在這裡，如果未按下按鈕，則端口將再次感測到高邏輯電平：通過電阻將其拉高。 （由於數字輸入的阻抗非常高，因此電阻上沒有電壓損耗，因此流向端口的電流大約為零。）

按下按鈕時，端口直接接地，因此它感測到低電平。現在，電流將從Vcc流到地面，但電阻器會將其限制在一個合理的範圍內。很好。

在此示意圖中，未按下的按鈕讀取為高值（1），而按下的按鈕讀取為低值（0）。這稱為低電平有效邏輯。 交換電阻器和開關會將其反轉，這樣，未按下的按鈕將顯示為低（0），而按下的按鈕將顯示為高（1）。 （高電平有效邏輯。）

^{模擬該電路 –使用 CircuitLab sup>}

當該引腳沒有輸入時，上拉或下拉電阻器將輸入“保持”在特定電平，而不是使輸入浮動。

當您考慮附圖中的圖1時，將開關斷開不會為該引腳提供任何電氣連接，從而允許雜散干擾，內部洩漏等影響輸入引腳的電壓。這些外部影響可能導致輸入被解釋為波動值，從而導致不必要的振盪或意外的輸出。

因此，要確保引腳保持在“已知”狀態，必須始終將其連接到VCC或GND。參見圖2。但是，存在一個問題：如果將引腳連接到VCC以將其保持在“高”狀態，然後將開關連接到GND並按下該開關，則會造成直接短路！您可能會燒斷保險絲，損壞電源，燒掉東西等。

因此，您可以通過上拉/下拉電阻連接輸入，而不必直接將輸入 連接到VCC或GND。在圖3中，他們使用上拉電阻將輸入連接到VCC。

當該引腳上沒有其他輸入時，幾乎有零電流流過上拉電阻。因此，其兩端的壓降很小。這樣就可以在輸入引腳上看到整個VCC電壓。換句話說，輸入引腳保持為“高”。

當開關閉合時，輸入和上拉電阻連接到GND。一些電流開始流過上拉電路。但是，由於它的電阻比通向GND的導線的電阻高得多，因此幾乎所有上拉電阻上的電壓降都會導致輸入引腳上出現〜0 V的電壓。

您可以選擇一個相對較高的電阻器，以將電流限制在一個合理的值，但又不能過高而超過輸入的內部電阻。

上拉電阻器可讓您在不存在輸入的情況下將輸入保持在已知狀態，但仍可讓您靈活輸入信號而不會產生短路。

文章令人困惑，但這是要點。逆變器具有高輸入阻抗，因此不應處於浮動狀態，因為它可能會假定為邏輯0或邏輯1或在兩者之間振盪。

^{模擬該電路 –使用 CircuitLab sup>}

• （a）如果沒有上拉，我們將需要一個轉換開關在Vss和GND（接地）之間交替。這種佈置將以一種或另一種方式牢固地切換輸入，但是當輸入瞬時浮置時，在切換觸頭的轉換期間存在問題。例如，這可能導致它在存在電磁干擾（EMI）的情況下振盪。
• （b）解決了兩個問題：它使用更簡單的開關，並且在沒有開關閉合的情況下，輸入被拉高。當開關閉合時，輸入被拉低。
• （c）反向顯示相同的排列。開關打開拉低。

（b）中的佈置更為常見，因為許多IC邏輯器件都具​​有內部上拉電阻，從而在使用該佈置時減少了元件數量和PCB面積。

請注意，在許多原理圖中都假定了電源和地。例如，在邏輯門的情況下，有2、4或6個邏輯門的公共Vss和接地連接。為每個門顯示它們是沒有意義的，因此將它們與原理圖上其他位置的去耦電容器分別假定或顯示。

好吧，這是一個 NOT門，所以我猜我們應該想像一個I / O引腳連接到該LED不能正確顯示而沒有串聯電阻的情況。當您將輸入接地時，輸出應轉到Vcc（也可以稱為Vdd，這是另一回事）。

在邏輯門上不顯示電源引腳是很正常的。這只是為了減少原理圖中的混亂。注意，邏輯門上的接地電源引腳也未顯示。

當您在同一塊板上混合邏輯電壓（例如1.8V，3.3V和5V）時，這會造成一些混亂（隱藏引腳），因此我通常不會自己這樣做，但是確實節省了一些混亂在所有5V電壓下運行的太平日子。

^{模擬該電路 –使用 CircuitLab sup>}

上拉或下拉電阻器用於固定邏輯電平（GND為0或VCC為1）。電阻具有比按鈕更高的阻抗。當您按下按鈕時，電平可以改變（如果有線正確）。

圖中代表MCU的“非門”是非常基本的，作者省略了VCC電源。當然，在圖2和3中，Vcc存在且連接良好。

您選擇的句子是為了解釋“積極主動”的邏輯。對應於圖1的是

使用上拉電阻，I / O引腳通常會顯示邏輯高電平，按下按鈕時會看到低電平

由於CMOS上的浮動輸入可能洩漏到錯誤的輸入電平，因此容易產生雜散噪聲，因此uC輸入端口中的隱藏輸入上拉電阻R接地，或者外部偏置R到一個電源軌Vdd或Vss並切換到相反的導軌。