題:
帶狀電纜串擾-事實之後是否有解決方法?
JHinkle
2019-05-19 05:50:19 UTC
view on stackexchange narkive permalink

我參與了一個項目,在該項目中,客戶在帶狀電纜中定義了引腳,而沒有考慮可能的串擾問題。信號是1 MHz數據信號,沒有接地線將它們分開。我從未有過串擾的經驗,並且對感應毛刺的大小(0.5至0.65伏)感到驚訝。接收端正在使用74HCxx線路驅動器(CMOS開關電平),這會在數據流上產生純垃圾。客戶正在切換到74HCT驅動器,試圖將輸入的“高”開關電平移至毛刺電平以下,但我有擔心。

除了切換到HCT部件或適當地重新設計電路板以挽救我們已有的東西以外,還能做些什麼嗎?

所需的上升時間和電纜長度是多少?除非數據通常很高,否則HCT的CMOS驅動器的噪聲容限更差,而TTL驅動器的噪聲容限更好。
您的術語驅動器/接收器有點草率。帶有CMOS接收器的CMOS驅動器具有良好的噪聲容限。驅動器將在有負載的情況下驅動至GND + 0.5V和Vcc-0.5V,並在無負載的情況下靠近導軌。保證的接收器閾值通常為Vcc的30%和70%,通常接近50%。您應具有> = 1V的裕度。HCT接收器的邏輯低輸入閾值為0.8V,裕度僅為0.3V。切換到HCT會使邏輯0變得更糟。
小故障有多大?
信號的上升/下降時間是多少?如果您可以在源端增加串聯電阻以減慢邊緣時間,那可能是最好的解決方法。
電纜多長時間?使用哪種連接器?IDC 0.100“?
您系統的哪一部分最難替換?我的意思是,電纜是否已經安裝在牆壁上?還是您有成品板托盤?顯然,兩者都無法留下。如果您使用對稱線(兩根反相),那麼通過帶狀電纜仍然很容易獲得1 MHz。有一些用於驅動和接收舊10Base-T的芯片可以為您完成所有工作-它們將差值轉換為一個輸出,可以針對任何幅度損失進行調整...不必重新發明輪子。
那麼,您是否發現這是串擾,地面反彈,反射還是其他?
八 答案:
duskwuff -inactive-
2019-05-19 06:55:26 UTC
view on stackexchange narkive permalink

您可以更換帶狀電纜,還是將適配器插入更高針數的電纜?考慮一下IDE / ATA為增加帶寬所做的工作-將其從40線電纜切換為80線電纜,並將電纜內的所有其他導線都連接到連接器內的地面。類似的解決方案可以在這裡應用。

或者,可以降低擺率嗎?在1 MHz時,問題可能出在信號本身的頻率上,而不是信號的快速邊緣上。傳輸端的過濾器網絡可能會有所幫助。

Ale..chenski
2019-05-19 07:01:42 UTC
view on stackexchange narkive permalink

您可以按原樣保留板設計,但在電纜的兩端製作一個短適配器,然後將實際的電纜製成非絲帶電纜(微型同軸電纜,這將是最好的),或者使用信號線之間正確接地。本質上,您需要製作另一根電纜以適合IDC插頭(或選擇的闆對電纜連接器)。像這樣:

enter image description here

bobflux
2019-05-19 18:55:45 UTC
view on stackexchange narkive permalink

信號是1 MHz數據信號,沒有接地線將它們分開。

這非常慢,因此請首先檢查驅動側是否有源端接電阻器。如果有電阻器,則可以增加其值以降低壓擺率。

如果沒有電源端接電阻,那麼無論驅動該電纜如何,都會在每個電平躍遷時將驚人的大電流脈衝推入電纜電容中,如果驅動芯片的供電不正確,則會破壞驅動芯片的電源解耦。因此,檢查示波器是否在兩個邊緣上或僅一個邊緣上出現“串擾”,還是在兩個邊緣上產生不同數量的串擾,檢查電纜驅動器的電源,還應探究其GND引腳與GND平面之間的關係。嘗試翻轉一個信號,而讓其他信號保持不動。如果它以相似的數量從電纜一側的一根導線“串擾”到所有其他導線,則不是串擾,而是驅動器芯片有接地反彈或不良的去耦,因此您需要進行修復。

如果信號是同步的並且有時鐘線,則可以按時鐘定時播放。如果將數據鎖存到接收端的寄存器中,則電平僅在設置/保持窗口內起作用。因此,如果您在信號穩定後稍微移動一下時鐘使其觸發,它會有所幫助。除非您也對時鐘信號產生串擾,否則在這種情況下它將使時鐘倍頻,這是不好的。

該客戶正在切換到74HCT驅動器,試圖將輸入的“高”開關電平移至毛刺電平以下,但我有擔心。

是的,但是它也會將輸入的“低”電平向下移動,使其對噪聲更加敏感,因此它可以在一側“串擾”串擾,而在另一側惡化串擾!我想如果您的信號是同步的,並且使用從高到低的時鐘邊沿,這可能會起作用,但是...嗯...最好使用施密特觸發器門。

除了切換到HCT部件或適當地重新設計電路板以挽救我們已有的東西以外,還能做些什麼嗎?

在重新設計之前,請確保確定驅動器芯片中是否確實存在串擾,接地反彈或耦合不良。

還要確保它不是兩塊板之間的接地彈跳,這是由於電流在GND線中流動並在兩塊板之間產生電壓差所致。

如果沒有引腳並且使用同步信號(帶有時鐘),則可以將GND線放置在時鐘和數據線之間,以防止數據沿洩漏到時鐘中。

Tony Stewart Sunnyskyguy EE75
2019-05-19 06:47:16 UTC
view on stackexchange narkive permalink

事實上,您有幾種選擇:

  1. 使用施密特觸發器輸入接收器
  2. 使用屏蔽箔帶狀電纜
    • 編輯:@Duskwolf是最好的解決方案:我忘了80條電線(老年人的時刻) enter image description here
  3. 以470 pF作為起始值終止
  4. 終止於對地的電纜阻抗110-120歐姆
  5. 終止於驅動器阻抗,與Vcc / 2礦石當量上/下電阻成50歐姆
  6. ol>

    增加源電阻會減少上升時間,但不會減少串擾,因為串擾電容Xc / Rs的阻抗比會隨著電流壓擺率的降低而增加。

    編輯

    使用1m帶狀電纜估算ESL和C的想法證明

    這裡使用1MHz方波附近的5個不同信號,但使用不同信號來獲得具有不同源阻抗和負載阻抗的混疊串擾。通常我記得,帶狀電纜是120歐姆的單端電纜,這轉化為每米的總電感和電容,但取決於AWG和電介質間距。

    enter image description here

analogsystemsrf
2019-05-19 10:46:06 UTC
view on stackexchange narkive permalink

為了使串擾最小,您需要

(1)寬間隔的帶狀電纜佈線,因此是大直徑的塑料護套;這樣可以使picoFarads /米達到最小,並最小化電纜電流(最小磁場)

(2)帶狀電纜周圍的金屬箔屏蔽層,可捕獲大部分電場。將這些箔紙磨碎。

(3)最小的電纜電流和最慢的邊沿速度(緩慢擺動),因此dI / dT為 速度慢,磁場耦合極小;因此使用WEAK驅動程序

(4)源終端,可能是100ohms

注意心態:(A)減小電場串擾,使用更大的電線間距,並使用屏蔽罩捕獲大部分電通量,實際上減少了​​電線電容;同時降低dV / dT。 (B)通過增加導線間距來減小磁場串擾,通過減小非常靠近的返迴路徑(屏蔽層,箔片)的“迴路面積”,通過降低dI / dT來降低磁場,因為dV / dT減少了,並且reduce通過不終止於接收端來結束電流。

Dmitry Grigoryev
2019-05-20 16:45:17 UTC
view on stackexchange narkive permalink

您確定看到的毛刺是串擾(例如,不是由於阻抗不匹配或電源噪聲引起的振鈴)嗎?嘗試將一條線穿過單獨的屏蔽線:串擾將在其中消失,而振鈴和電源噪聲將保留。

我強烈懷疑您會看到它在響,並且一旦電纜和驅動器的阻抗匹配,問題就會消失。

如果問題確實是由於串擾引起的,則可以通過降低接收器輸入的阻抗來大大改善這種情況。串擾電壓可能會高到足以乾擾信號電平,但肯定不如實際信號強大。這意味著,如果在數據線的接收器側添加上拉或下拉電阻,它們將吸收大部分串擾噪聲,同時對信號的影響最小。

電源噪聲通常通過去耦電容來消除。

Drunken Code Monkey
2019-05-20 17:59:03 UTC
view on stackexchange narkive permalink

將碳帶用鋁帶包裹(用於密封導管的較厚的導電膠帶;不是導管帶,僅是實際的鋁+膠),並將其僅在設備的一端接地。它可能無法完全消除串擾,但會增加每條線路的電容並提供屏蔽,這可能足以滿足您的應用要求。但這會降低電纜的靈活性...

或銅帶!
Canaryyellow
2019-05-20 02:18:49 UTC
view on stackexchange narkive permalink

您可以考慮在控制軟件中解決此問題。您可以測量從每個電源線到每個輸出線的串擾。這定義了“串擾矩陣”。在測量了此串擾矩陣的每個元素之後,您可以通過矩陣求反計算出其他導線上所需的補償電壓。

“補償電壓”?串擾不是靜態偏置電壓。您無法輕鬆地補償它。(即使您可以測量每對導線之間產生的干擾水平,補償所需的電路也會相當複雜。)


該問答將自動從英語翻譯而來。原始內容可在stackexchange上找到,我們感謝它分發的cc by-sa 4.0許可。
Loading...