我對學習VHDL和Verilog感興趣。我想知道是否有免費的IDE？
首先，歡迎來到邏輯設計領域。
第二，您需要了解VHDL / Verilog中的“ designflow”（重要的流行語！）設計流程是：
因此，如您所見，這些步驟很多。其中有很多是可用的開源工具。只有免費會很無聊，所以我將嘗試向您展示市場。
希望我能幫忙
任何編程IDE或文本編輯器實際上都可以與硬件描述語言一起使用，任何體面的人都應該能夠啟動編譯（針對模擬或硬件）工具鏈。結果，要完成某件事的實際問題是“有什麼可用的免費HDL編譯器”-答案是諸如Icarus Verliog，GHDL之類的東西。將它們與emacs或其他任何東西配對使用，便可以了。
但是，當許多人要求使用“ IDE”時，它們的含義是很容易上手的東西，通常會附帶一些上下文提示/幫助。對此的一般答案是大型FPGA公司（例如Xilinx（ISE）或Altera（Quartus））提供的內部工具集的有限“ Web版本”。您實際上不必擁有各自公司的任何硬件來編譯設計，也不必擁有它們所包含的模擬器的任何（通常是大小或時間限制）許可。也就是說，花費50-150美元即可獲得一塊基本的FPGA板，可以使體驗更加“真實”，並使您有時會發現某些在模擬器和實際電路之間發生的令人驚訝的差異（通常是由於您所擁有的東西造成的）忽略了完全指定，其中模擬器承擔一件事，而硬件承擔其他事情）
最佳選擇： Siagsi 。可以是獨立的，也可以是Eclipse的插件（它們看起來非常相似）。免費版本沒有代碼重構功能和類似功能，而是簡化為“ VHDL IDE”-正是您想要的。
我目前正在使用Xilinx的免費IDE。您可以在這裡下載（假設您不住在朝鮮等）： http://www.xilinx.com/support/download/index.htm
當前稱為“ ISE設計套件”，但多年來，賽靈思已將其重命名。它是免費的，但不能在真正大型或非常現代的Xilinx FPGA上使用。我現在在Spartan6 LX45設計上使用它，即Digilent Atlys開發板（目前對學術界人士來說是200美元，對外部人士來說是349美元）： http://www.digilentinc.com/Products/Catalog。 cfm？NavPath = 2,400&Cat = 10&FPGA
另一個主要的FPGA供應商是Altera。他們還具有測試板和名為“ Quartus”的免費IDE： http://www.altera.com/products/software/sfw-index.jsp
這裡有幾個免費的IDE：
SystemVerilog，Verilog，VHDL和其他HDL
SystemVerilog和Verilog
使用常規 IDE，您會被它們所提供的東西所吸引。但是使用 Emacs 24 ，您可以根據自己的奇特需求自定義它！我將其與 prelude和 highlight-indentation模式一起使用。看看純度如何！
Emacs並不完全是一個IDE，但是為什麼不使其成為一個IDE？
實際上並沒有可用於RTL設計的完整IDE。
您最好的選擇是從帶有vhdl或verilog語法插件的emacs或vi開始，並重新映射一些功能鍵以編譯，運行和執行一些基本的版本控制工作。準系統代碼的完成是內置於編輯器中的，但是它們並不真正了解VHDL / Verilog。
對於Verilog，在 http://www.verilogeditor.com上提供了一個新的編輯器，它基於Eclipse，目前處於Beta版。
我最近找到了一個非常好的VHDL / Verilog編輯器（ http://www.vide-software.at），它是Microsoft Visual Studio的插件。如果您是學生，那是免費的。否則，許可證的費用約為30歐元。
如果您知道並喜歡Visual Studio，則將喜歡此插件！它也非常複雜，因為它支持重命名，查找引用，goto定義，代碼完成等。我之前嘗試過的大多數（免費）編輯器都缺少這些功能。