題:
為什麼要串聯兩個非門？
Thomas Russell
2014-04-02 22:44:14 UTC
view on stackexchange narkive permalink

我最近一直在查看 74HC139 IC的數據表，以了解它是否適合我的項目，並且遇到了以下邏輯圖，這使我有些奇怪：

schematic

模擬該電路 –使用 CircuitLab sup> p創建的示意圖>

對於每個輸入Yn，三輸入與非門之後有兩個非門；我不明白為什麼這是必要的，因為簡單的布爾邏輯告訴我們：

$$ \ overline {\ overline {A}} \ equiv A \ qquad \ forall A \ in \ {\ text {TRUE }，\ text {FALSE} \} $$

因此，我假設有一些基於電子的原因，為什麼在輸出之前有兩個逆變器？我之前沒有聽說過稱為反相緩衝器的門，並且據說這些門在隔離電路之前和之後，但是我不能聲稱理解該電路的用法，因此，我希望能得到啟發！

六 答案:
Greg
2014-04-02 23:19:32 UTC
view on stackexchange narkive permalink

可能的原因：

  1. 負載平衡
    • A的驅動程序具有未知數量的扇出驅動。可以針對特定電路計算電路內的扇出及其寄生的寄生效應，但我們不知道與驅動器相連的其他電路。本質上，反相器被用作等效緩衝器。並幫助管理寄生電流。
  2. 定時和總電流
    • 為減少過渡毛刺，第二狀態逆變器可以大小適合更快的轉換開關。這樣做會使“與非”門輸入幾乎同時更新。通過減少輸入的周期性變化，可以節省功率並減少過渡故障。
  3. 信號增強和功率
    • 假設VDD = 1.2V，但輸入為0.9V。輸入仍為邏輯1，但被認為是弱信號，這會導致開關速度變慢並消耗更多功率。可以確定第一個逆變器的尺寸，以更好地處理過渡，從而使其餘設計的電壓更可預測。
    • 電壓域中也可能發生變化。在這種情況下，處於第一狀態的逆變器可以用作降壓，例如降壓。一個5V輸入域到一個2V域。
  4. 上述任何組合
    5. ol>
感謝您的詳盡回答，但是_“寄生” _是什麼意思？
寄生可以來自[電容]（http://en.wikipedia.org/wiki/Parasitic_capacitance），[電阻]（http://en.wikipedia.org/wiki/Parasitic_resistance）和[電感]（http ：//en.wikipedia.org/wiki/Parasitic_inductance）。它們不是預期設計的一部分，而是引起的設備/材料物理學。
supercat
2014-04-02 23:53:55 UTC
view on stackexchange narkive permalink

柵極切換所需的時間取決於其必須驅動的電容性負載的數量，晶體管的尺寸以及串聯的晶體管數量。逆變器由一個NFET（N溝道場效應晶體管）和一個PFET（P溝道FET）組成。一個三輸入與非門具有三個並聯的PFET和三個串聯的NFET。為了使3輸入NAND門盡快將輸出切換到低端，三個NFET的每一個必須是反相器單個NFET的三倍。

對於這種小芯片，唯一需要驅動任何大負載的晶體管就是那些連接到輸出引腳的晶體管。使用由反相器驅動的四個輸出，將需要具有四個大的PFET和四個大的NFET，以及一堆小晶體管。如果將NFET的面積分配為“ 1”，則PFET的面積可能約為1.5（P溝道材料的工作性能不如N溝道），總面積約為10。輸出由NAND門直接驅動，因此有必要使用十二個大PFET（總面積為18）和十二個巨大 NFET（總面積為36，總面積約為54。）添加20個小NFET和20個小PFET（NAND每個12個，反相器8個），該電路將使大型晶體管消耗的面積減少44個單位-超過80％！

儘管在某些情況下，輸出引腳將由逆變器以外的“邏輯門”直接驅動，以這種方式驅動輸出會大大增加輸出晶體管所需的面積；通常僅在例如設備具有兩個電源輸入的情況下才值得即使只有一個電源工作，也必須能夠將其輸出驅動為低電平。

Spehro Pefhany
2014-04-03 00:01:54 UTC
view on stackexchange narkive permalink

如果以與眾不同的方式製造與非門（三個並聯的晶體管到GND，三個串聯的晶體管到Vdd），則它的源極能力將很低，過渡將不會很尖銳，並且延遲時間將取決於負載電容。添加一個緩衝區（或兩個以恢復邏輯）可以清除所有這些問題。

這是典型的無緩衝逆變器（類似這樣的原理）...

enter image description here

..傳遞函數（第1行顯示的輸出與輸入）看起來像：

enter image description here

有了緩衝區，第（1）行將更接近於正方形。 （第二行是繪製的當前行）。

Olin Lathrop
2014-04-02 22:50:41 UTC
view on stackexchange narkive permalink

如果您只是想傳達芯片的邏輯，這是愚蠢的。可能是這樣繪製的，因為內部有一些緩衝階段。內部柵極可能很小，幾乎沒有驅動能力。傳到外部的信號需要通過一個可以提供和吸收更多電流的緩衝器。不知何故，此實現細節似乎已包含在邏輯描述中，並不屬於該邏輯描述。如果將兩個串聯的逆變器替換為一根導線，則邏輯將相同。然後應該有輸出的總體速度和當前驅動器規格。您也可以設想更慢，更強大的NAND門。

數據表以“延遲”單位（例如，從選擇到輸出的“ 5個延遲”）來討論典型的傳播延遲。我想這就是他們繪製邏輯圖的原因（以可視化導致延遲的原因）。
如果“與非”門直接驅動輸出，那麼人們可能會合理地懷疑上升沿的速度是否會受到多少個“與非”輸入的影響。同樣，如果某些NAND輸入直接連接到輸入引腳，則可能會合理地懷疑開關閾值是否會受到其他輸入狀態的影響。使每個輸入饋入一個反相器，而每個輸出饋入一個反相器，則意味著這種影響不太可能發生在任何顯著程度。
@supe:我不希望數據表中的邏輯圖是芯片上所佈置的確切邏輯，而只是從概念上向我展示該芯片的功能。許多數據表甚至都說出來了。除非數據表中有明確的相反說明，否則這就是我的假設，因此，除了數據表中的數字之外，我們不會對速度，驅動器級別等做出任何假設。
BASIL VARGHESE
2014-04-02 23:25:11 UTC
view on stackexchange narkive permalink

儘管這樣做似乎沒有意義，但確實有實際應用。這將增強弱輸出信號。該級別沒有變化，但是如果需要，可以使用最終逆變器的全部電流源或吸收能力來驅動負載電阻

Lior Bilia
2014-04-02 23:29:33 UTC
view on stackexchange narkive permalink

過去，這種安排被延遲使用。

您發布的見解很有用。同時，這樣的簡短文章作為評論比作為答案更好。


ⓘ
該問答將自動從英語翻譯而來。原始內容可在stackexchange上找到，我們感謝它分發的cc by-sa 3.0許可。
Loading...